PR

 米シーバ(CEVA)は、新たなプロセッサーアーキテクチャー「CEVA-BX」を開発した(ニュースリリース)。CEVA-BXは、DSPとコントローラーの2つの機能を備えた、ハイブリッドな汎用アーキテクチャーという。

 同社のDSPコアは音声や画像、通信のベースバンド処理などに使われてきたが、今回の新アーキテクチャーの投入により、自動車や産業機器といった分野を強化できるとする。既存のDSPや、DSP拡張命令を備えたMCUを置き換えるポテンシャルをCEVA-BXは持つという。

「CEVA-BX」の機能ブロック図。(出所:CEVA)
「CEVA-BX」の機能ブロック図。(出所:CEVA)
[画像のクリックで拡大表示]

 CEVA-BXは11段のパイプラインを持ち、5ウエーのVILWマイクロアーキテクチャーを採れる。先端のマイクロプロセッサー風の汎用直交レジスターセットや分岐ターゲットバッファー、ハードウエア・ループ・バッファー、フルキャッシュ構成のメモリーサブシステムなどを備える。標準的なC言語の全タイプに対応する。また、SIMD命令や半精度/単精度/倍精度の浮動少数点演算に対応できる。

 TSMCの7nmプロセスを使い一般的なスタンダードセルとメモリージェネレーターを利用してCEVA-BXのプロセッサーコアを実装した場合、2GHzでの動作が可能とされる。4.5CoreMark/MHzの性能が実現できるとする。

 CEVAは、新アーキテクチャーを実装した2つのプロセッサーコア製品も発表した。「CEVA-BX1」と「CEVA-BX2」である。前者は、セルラーIoTやプロトコルスタック処理、常時稼働のセンサーフュージョンといったローエンドからミッドレンジを狙った製品。32ビット×32ビットのMACを1つと、16ビット×16ビットのMACを4つ備えており、処理性能は最大8GMACs/秒。

 後者のCEVA-BX2は、5GのPHY制御や複数マイクロフォンによるビームフォーミング、音声認識のニューラルネットワーク処理といったハイエンドを狙う製品である。32ビット×32ビットのMACを4つと、16ビット×16ビットのMACを8つ備えており、処理性能は最大16GMACs/秒。

 CEVA-BX1/BX2は既に特定顧客へライセンス提供しており、一般顧客へのライセンス開始は2019年第1四半期中を予定している。