PR

 米Rambus(ラムバス)は、高速プロセッサーのMCM(MultiChip Module)上でダイ間やチップ間を接続するためのPHY IPを発表した(ニュースリリース)。台湾TSMCの7nmプロセス「N7」で造るダイやチップに集積するPHY IPで、112Gビット/秒のXSR(eXtra Short Reach)/USR(Ultra Short Reach)規格の通信を実現する。

今回のPHY IPの応用例
今回のPHY IPの応用例
Rambusの図
[画像のクリックで拡大表示]

 同社によれば、複数のダイやチップを搭載したMCMは、先端のデータセンターやネットワーク機器、5G、HPC(High Performance Computing)、AI/機械学習といったアプリケーションで主流になりつつある。今回のPHY IPはMCM上のプロセッサーのダイ間や、プロセッサーダイと光電変換機能を備えたチップの間の接続に向けたもので、こうしたダイやチップに集積される。なおプロセッサーダイ間の接続では共通クロックが使われ、光電変換機能を備えたチップの間の接続プロセッサーダイとの接続では誤差±100ppm以内の独立クロックが利用される。今回のPHY IPは、72G~112Gビット/秒の転送速度で、最大8レーンの双方向通信が可能である。TSMCのN7のハードマクロとデザインキットの形で提供される。

 今回のPHY IPは現在ライセンス提供中である。同社によれば、今回のPHY IPを集積するテストダイがTSMCの7nmで製造され、到達距離とビット・エラー・レート(BER)はCEI-112G XSRの仕様を満たしていること、およびNRZとPAM-4の両方の変調方式をサポートしていることが実証されているという。