韓国Samsung Electronicsは、TSV（Trough Silicon Via）を使ったICの3次元実装技術「X-Cube（eXtended-Cube）」が、5nmや7nmといった先端のEUVプロセスで利用できるようになったと発表した（ニュースリリース）。Samsung社内だけでなく、製造受託サービスの顧客も利用できる。今回の技術によって、5GやAI、HPC（High Performance Computing）、モバイル、ウエアラブルといったアプリケーションで、性能や電力効率の向上に寄与するという。
同社は、ロジックダイの上にSRAMダイを載せた3次元モジュールを「SAINT-S：Samsung Advanced INterconnection Technology with SRAM」と名付け、7nm EUVプロセス「7LPP」を使った試作例を、プロセッサーICの国際学会「Hot Chips 32」（2020年8月16～18日にオンライン開催）で発表した。「SAINT-S – 3D SRAM Stacking Solution Based on TSV Technology」というタイトルでのポスター発表である。
今回試作したSAINT-Sは、EUVを使う7nm CMOSプロセスで製造した、ロジックICのダイ（9.5mm×9.5mm）の上にSRAMのダイ（9mm×9mm）を積層し、それらをTSVで接続する。モジュール全体の大きさは12mm×12mm。SRAMダイの容量は64Mビット／ダイ。ロジックダイは複数のSRAMを制御するコントローラー回路などを集積する。
このSAINT-Sの読み出しおよび書き込みのレイテンシーは7.2nsおよび2.6ns。メモリー帯域は24.3Gバイト／秒（SRAMとTSV I／Oの消費電力が0.156Wのとき）。1W当たりのメモリー帯域は156.1Gバイト／秒で、これはGDDR6の6.2倍、HBM2eの2.2倍に相当するという。
なお、SRAMダイは複数縦積み可能で、それをロジックダイの上に複数並べて配置することも可能だという。ポスターでは、SAINT-Sの設計手順や使ったEDAツールなども紹介された。
