PR

 台湾TSMCは、プライベートイベント「Technology Symposium」と「OIP Ecosystem Forum」を米国時間の2020年8月24日~26日にオンライン開催した。同社によれば、このオンラインイベントには5000人以上が参加登録したという(ニュースリリース)。

 このイベントの中で同社は、5nm以降の先端ロジックプロセスに関して仕様の概要や生産スケジュールを明らかにした。まず、20年に本格量産を開始した5nmプロセスの「N5」。N5は7nmプロセス「N7」比で性能(速度)が15%向上するか、消費電力が30%削減するという。併せて論理密度は80%上がるとした。同社はN5の改良版として「N5P」を提供することをすでに明らかにしている。N5Pの生産は21年に始める。N5PはN5に対して性能が5%向上し、消費電力が10%削減するという。

「N5」の工場があるTSMCのキャンパス
「N5」の工場があるTSMCのキャンパス
同社のイメージ

 N5の次世代版が4nmプロセスの「N4」でN5Pよりもさらに性能、消費電力、論理密度のそれぞれで勝るとする。N4のリスク生産は21年第4四半期に開始し、量産は22年に始まる予定である。

 N4がN5の改良版なのに対して、3nmの「N3」は新しい世代のプロセス(いわゆるフルノード)である。N5に対して性能(速度)が15%向上するか、消費電力が30%削減するという。併せて論理密度は70%上がるとした。先端プロセス開発で競合する韓国Samsung Electronicsは3nm世代からFinFETではなくGAA(Gate All Around)構造のFETを採用することを明言しているが*1、TSMCは3nm世代もFinFETを続ける模様である。

AIや5G向けに12nmプロセスの改良版

 今回のイベントでTSMCは12nmプロセスの新たなバリエーションとして「N12e」を発表した。N12eは既存の12nmプロセス「12FFC+_ULL」の改良版である。同社の12nmプロセスは16nmプロセスの改良版であり*2、今回のN12eはさらにそれを改良したことになる。現在リスク生産中のN12eはAIや5Gに最適とされ、例えばAI処理機能を備えた5G通信利用のIoTエッジ機器に搭載されるICなどでの利用を見込む。