PR

耐性に関連の深いパラメーターを探る

 上記の課題の解決を狙って、小松氏らは、負入力耐性とESD耐性に関係するセルレイアウトのパラメーターを見い出し、このパラメーターに着目しながら設計を進めることで、試作回数を抑える手法を探った。最初に負入力耐性に着目した。負入力耐性とは、次のことをいう。駆動していたモーターが停止した際などに、スイッチング素子であるnチャネルLDMOSのドレイン電流が引かれる(回生電流が流れる)。これによって、LDMOSと周辺素子の間の寄生トランジスタがオンし、周辺素子に悪影響を及ぼす。周辺素子に悪影響を及ぼしやすい時に、そのLDMOSトランジスタの負入力耐性が低いという。反対に、周辺素子に悪影響を及ぼしにくい時に、LDMOSトランジスタの負入力耐性が高いという。

負入力耐性の概要
負入力耐性の概要
LDMOS(左側のInjector)動作の影響が中央の寄生トランジスタ(Tr.C)を経由して周辺素子(右側のSensor)に伝わる。東芝デバイス&ストレージのスライド
[画像のクリックで拡大表示]

 今回、負入力耐性はIdで評価している。Idは、影響を受ける周辺素子のガードリングから1μAが引かれたときに、LDMOSトランジスタのドレインから引かれる電流値である。Idが大きいと負入力耐性が高い。反対に、Idが小さいと、負入力耐性が低い。11種類のセルレイアウトを作り、Idと関連性が強い、レイアウトパラメーターを実験で探った。

11種のセルレイアウトを作り、負入力耐性に影響するセルレイアウトのパラメーターを探った
11種のセルレイアウトを作り、負入力耐性に影響するセルレイアウトのパラメーターを探った
11種のセルレイアウトはすべて3600のセル(小さなDMOSトランジスタ)を含むが、グルーピングの仕方や、グループの縦横比、ガードリングの寸法などが異なる。

図の上方右にある2つのパラメーターの定義は以下の通り。Areamaxは、ガードリングの中で最も面積が大きなセル(トランジスタ)グループの面積で、図中では薄いピンク色のボックスの中で一番大きなボックスの面積。AreaNはセルグループの面積を除いたガードリングの総面積で、図中では濃いピンクの部分の面積。

なお、負入力耐性はIdで評価している。Idは、影響を受ける周辺素子のガードリングから1μAが引かれたときに、LDMOSトランジスタのドレインから引かれる電流値である。東芝デバイス&ストレージのスライド
[画像のクリックで拡大表示]

 実験の結果、ガードリングの中で最も面積が大きなセル(トランジスタ)グループの面積(Areamax)と、セルグループの面積を除いたガードリングの総面積(AreaN)が、Idと関連性が強いことが分かった。前者のAreamaxは大きいほどIdが小さく(すなわち、負入力耐性が低く)、後者のAreaNは大きいほどIdが大きい(すなわち、負入力耐性が高い)。そこで、両者を同時に考慮する新たなパラメーターNfactorを定義した。

 Nfactor=AreaN/Areamaxとすると、このNfactorとIdには正の相関があることが分かった。すなわち、設計の際には、Nfactorが大きなセルレイアウトを選ぶことで、Idが大きな、すなわち、負入力耐性が高いLDMOSトランジスタが設計できるようになる。

影響の大きな2つのパラメーターを合体して新たなパラメーターを定義
影響の大きな2つのパラメーターを合体して新たなパラメーターを定義
実験の結果、AreamaxとAreaNが負入力耐性(すなわち、Id)に強く影響することが分かった。そこで両者を1つにまとめた、Nfactorを新たに定義した。Nfactor=AreaN/Areamaxである。このNfactorとIdには正の相関がある。東芝デバイス&ストレージのスライド
[画像のクリックで拡大表示]