PR

負入力耐性に続いてESD耐性を評価

 次にESD耐性である。ESD耐性は、静電気放電によってLDMOS内部の寄生トランジスタが動作しても、それによってLDMOS自身が悪影響を受けないで済むことを言う。ESD耐性は、It2によって評価する。It2はTLP(Transmission Line Pulse)の破壊電流である。It2が大きいとESD耐性が高い。逆にIt2が小さいと、ESD耐性が低い。実際の設計では、必要なESD耐性を持っていれば良いので、その耐性に相当するIt2(許容It2、と呼ぶ)以上の値ならば問題はない。

 負入力耐性と同様に、11種のセルレイアウトを使って、NfactorとIt2の関係を調べた。その結果、NfactorとIt2には負の相関があることが分かった。すなわち、設計の際には、Nfactorが小さいセルレイアウトを選ぶことで、It2が大きな、すなわちESD耐性が高いLDMOSトランジスタが得られる。

ESD耐性とN<sub>factor</sub>の関係
ESD耐性とNfactorの関係
ESD耐性は、It2によって評価する。It2はTLP(Transmission Line Pulse)の破壊電流である。It2が大きいとESD耐性が高い。It2と今回新たに定義したパラメーターNfactorには負の相関がある。東芝デバイス&ストレージのスライド
[画像のクリックで拡大表示]

 小松氏らが提案するセルレイアウトの設計手法(選択手法)では、まず、負入力耐性の高いセルレイアウトを選び、その中から許容It2を超えるセルレイアウトを選ぶ、というステップを踏む。これまで説明してきた11種のセルレイアウトでは、負入力耐性の高いセルレイアウトとして、No.2、5、9、10が選ばれる(前ページの一番下の図参照)。これら4つの中で、許容It2を超えるセルレイアウトとして、No.5、10の2つが残る。

最適なセルレイアウトの選択経緯の例
最適なセルレイアウトの選択経緯の例
図の横軸は最もシンプルなセルレイアウトNo.1のTotal areaを1とした時の、各セルレイアウトのTotal areaの相対値。Total areaは、AreaN(ガードリングの総面積)と、Areamax(ガードリングの中で最も面積が大きなセルグループの面積)の和である。左縦軸は、セルレイアウトNo.1のId(負入力耐性の評価指標)を1とした時の、そのほかのセルレイアウトのIdの相対値。図中の●がIdの相対値である。右縦軸はセルレイアウトNo.1のIt2(ESD耐性の評価指標)を1とした時の、そのほかのセルレイアウトのIt2の相対値。図中の〇がIt2の相対値である。

今回検討した11種のセルレイアウトでは、負入力耐性の高いセルレイアウトとして、No.2、5、9、10が選ばれた(前ページの一番下の図参照)。これら4つの中で、許容It2を超えるセルレイアウトとして、No.5、10の2つが残る。No.5より面積が小さなNo.10が最適なセルレイアウトと判定された。東芝デバイス&ストレージのスライド
[画像のクリックで拡大表示]

 これら2つのうち、どちらを選ぶかは、負入力耐性にもESD耐性にも関係がない(すなわち、どちらも同じ耐性とみなしている)。チップ面積が小さなNo.10がNo.5よりも優位となり、No.10が最終的に選ばれる。No.10は最も単純なレイアウトのNo.1に比べて、Idが40%大きい、すなわち、負入力耐性が40%高い。なお、It2はNo.1に比べて9%低い(すなわちESD耐性が低い)が、許容It2を超えており問題はない。また、面積は15%増と小さな増加にとどまる、とのことだった。