PR

 日立製作所が組み合わせ最適化問題に特化したコンピューターであるCMOSアニーリングマシンの新しい専用チップを開発した。2021年2月16日(米国時間)に半導体の学会「IEEE International Solid State Circuits Conference(ISSCC)」で発表した。9個のチップを接続して連携させることで、変数が14万4000個ある問題を解けるようになったとしている。

 日立は組み合わせ最適化問題を解くアルゴリズム「シミュレーテッドアニーリング(SA)」に特化した専用ASICを2015年から開発しており、今回のASICは3代目となる。今回のASICによって解ける14万4000変数という問題の規模は、従来のASICが解ける規模の36倍に相当する。日立はSAにFPGAも使用しており、2018年に25個のFPGAを使って10万変数の問題を解いた際には、ラック1台分のサーバーが必要だった。それが今回は9個の専用ASICを搭載した1枚のボードだけで14万4000変数の問題を解いており、消費電力効率も大きく改善した。

日立製作所が開発した第3世代のCMOSアニーリングチップ
日立製作所が開発した第3世代のCMOSアニーリングチップ
出所:日立製作所
[画像のクリックで拡大表示]

 日立はCMOSアニーリングの名称で、GPUを使った「モメンタムアニーリング」という手法も開発している。2019年10月にはモメンタムアニーリングを商用化し、数百人規模のシフト管理を最適化するソリューションの提供を始めた。専用ASICを使ったCMOSアニーリングについてはまだ商用化していない。

 今回のASICの開発には、NEDO(新エネルギー・産業技術総合開発機構)のプロジェクト「組み合わせ最適化処理に向けた革新的アニーリングマシンの研究開発」の成果を生かした。そのためNEDOが同プロジェクトの成果を公開するクラウドサービス「Annealing Cloud Web」で、今回のASICを搭載したプロトタイプが2021年2月15日から利用できるようになっている。