PR

 キオクシアと米Western Digital(ウエスタンデジタル)は、両社の第6世代3D NANDフラッシュメモリー技術の開発を発表した(キオクシアのニュースリリースWestern Digitalのニュースリリース)。この技術を使って162層のチップを実現するという。

 162層の第6世代3D NANDフラッシュメモリーは、112層の第5世代品*1と比較してダイサイズを40%削減し、コストを最適化したとする。また、「Circuit Under Array CMOS配置技術」と4プレーン動作の採用によって、前世代と比較して書き込み性能が2.4倍近く向上し、読み出しレイテンシーは10%短縮した。さらにI/O性能が66%向上したことで、次世代のインターフェースに準拠し、一段と高まる転送速度の高速化ニーズへの対応が可能になったという。

 キオクシアは今回の技術をISSCC 2021(2月13日~22日にオンライン開催)で発表した。講演タイトルは「A 1Tb 3b/Cell 3D-Flash Memory in a 170+ Word-Line-Layer Technology」(講演番号 30.4)である。講演タイトルにあるようにISSCCで発表した技術では170層以上を実現できるとしている。この講演では、TLC(Triple Level Cell)のセルを使った1Tビットの試作チップを紹介した。同社広報部によれば、論文提出後さらに技術を進歩させて、コスト・性能を最適化するために162層を選んだという。「積層数の増加だけでなく革新的な平面方向のスケーリングによって大きな容量を実現できた」(同広報部)。

キオクシアがISSCC 2021の講演で見せた3NANDチップとその概要
キオクシアがISSCC 2021の講演で見せた3NANDチップとその概要
(出所:ISSCC 2021)
[画像のクリックで拡大表示]

 キオクシアが講演したセッション30「Non-Volatile Memory」では、競合の韓国SK hynix、韓国Samsung Electronics、米Intelも発表している。SK hynixはTLCで176層の3D NANDフラッシュを発表し、容量は512Gビットである(講演番号 30.1)。同社はこのフラッシュメモリーの開発を20年12月に広報発表している(ニュースリリース)。Samsungも同じくTLCで512Gビットの3D NANDフラッシュに関して講演したが(講演番号 30.3)、積層数は明らかにしなかった。Samsungの積層数は20年の春くらいまでは170層を超えるとの報道があったが、その後は170層には届かないとの報道が優勢になっている。IntelはQLC(quadruple level cell)で144層の3D NANDフラッシュを発表した(講演番号 30.2)。なお、IntelのNANDフラッシュメモリー事業はSK hynixが買収する予定である*2