PR

「パターン独立性」とCADツールで設計と製造が独立

 設計と製造の分業が成り立つためには、設計と製造が作業モジュールとして独立しなければならない。また両者の間にインタフェースを設定しなければならない。集積回路の場合に、これらはどう実現したか。

 集積回路における製造技術の進歩とは、一つのチップの中になるべくたくさんの回路を作り込むことである。そのためには加工寸法を小さくする(微細化)。微細化の指導原理が比例縮小則 (scaling rule)である [Denard et al, "Design of Ion-Implanted MOS FET's with Very Small Physical Dimensions," IEEE J. of Solid-State Circuits, Vol.SC-9, pp.256-268, Oct. 1974]。集積回路の構成要素の各部を同じ比率で縮小する。

 例えば図4のMOSFETの基本構造において、各部の寸法をすべて比例的に縮小する。そうすると集積回路は高速になり、消費電力も減る。比例縮小は、だいたいは良いことづくめである。かくて30年以上にわたり、集積回路技術は比例縮小則に則って微細化を進めてきた。それは必然的に集積回路の大規模化・複雑化への道でもあった。

図4  MOSFETの基本構造
ゲート長LgまたはLeffで最小加工寸法(デザイン・ルール)を代表させることが多い
[画像のクリックで拡大表示]

 複雑化した集積回路の設計に対処するため、デザイン・ルールという概念が導入される [Mead, et al, Introduction to VLSI Systems, Addison-Wesley, 1980(邦訳、『超LSIシステム入門』、培風館、1981年)]。事実上は最小平面加工寸法、これが集積回路におけるデザイン・ルールである。さらにそれは、実際はMOSFETのゲート長だ(図4)。

 ゲート長を短くすると、MOS型集積回路は高速になり、同時に集積回路の規模も大きくなる。ゲート長という最小平面加工寸法は、その集積回路の性能と規模を象徴する数値である。

 比例縮小則のもとでは、最小平面加工寸法が決まれば集積回路を構成する各部の寸法が決まる。それに応じて加工工程も決まっていく。平面にどんなパターンが描かれているかは、直接には加工工程に影響しない。これが「パターン独立性」である[ボールドウィンほか、『デザイン・ルール』、東洋経済新報社、2004年、p.94]。パターンを描く設計工程と、ウエハーを加工する製造工程とが、この「パターン独立性」によって分離される。

 MOS型集積回路では、最小平面加工寸法というデザイン・ルールによって、設計と製造のそれぞれがモジュール化される。すなわちデザイン・ルールというインタフェースさえ共有すれば、設計と製造は、それぞれ独立に仕事を進められる。設計と製造の分業への道が開かれたわけである。

 またデザイン・ルールの導入によって、設計の内部をさらにモジュール化できるようになった。チップ面を、いくつもの機能モジュール(半導体業界ではIP=intellectual propertyと呼ぶ。この機能モジュールに著作権が設定されるからである)に分割し、それぞれを独立に設計する。一度出来た機能モジュールはライブラリに登録し、何度でも使い回す。一方集積回路の製造も、設計とは独立に自らの進歩を続けることになる。

 ただし以上は、もちろん概念的な話である。微細化の進行はパターン独立性を脅かす。製造しやすいように設計する、これは現実には大事だ。それでも半導体産業における設計と製造の分業の成立に、パターン独立性は大きな役割を果たした。

 もう一つ、設計のためのコンピュータ支援装置(CADツール)も、設計と製造の間のインタフェースの役割を果たした。集積回路の設計が複雑になるにつれ、設計にコンピュータを用いるようになる。以前は半導体メーカー各社が、それぞれ自前のプログラムを開発し、自社の汎用コンピュータに載せて、自社内だけで使っていた。しかし今は、CADツールやプログラムを外部から購入している(自前主義から分業へ)。提供しているのは、だいたい米国の専業メーカーである。

 CADツールは設計と製造をつなぐところに位置する。同じCADツールが普及すると、CADツールが一種の標準インタフェースの役割を果たす。