PR

 SCR大喜利、今回からのテーマは「TSVの真価を量る」である。TSVの実用化によって期待できること、TSVが実用化したとしても期待できないことを、“Mooreの法則”に沿って進化し続けてきた半導体とその利用技術の経緯を踏まえながら、議論している。今回の回答者は、服部コンサルティング インターナショナルの服部毅氏である。

服部毅(はっとり たけし)
服部コンサルティング インターナショナル 代表
服部毅(はっとり たけし) 大手電機メーカーに30年余り勤務し、半導体部門で基礎研究、デバイス・プロセス開発から量産ラインの歩留まり向上まで広範な業務を担当。この間、本社経営/研究企画業務、米国スタンフォード大学集積回路研究所客員研究員等も経験。2007年に技術・経営コンサルタント、国際技術ジャーナリストとして独立し現在に至る。The Electrochemical Society (ECS)フェロー・理事。半導体専門誌にグローバルな見地から半導体業界展望コラムを7年間にわたり連載中。近著に「半導体MEMSのための超臨界流体(コロナ社)」「メガトレンド半導体2014ー2023(日経BP社)」がある(共に共著)。

【質問1】TSVを用いた半導体の3次元化技術には、微細化に代わって“Mooreの法則”を継続させるポテンシャルがあるのか?
【回答】 Mooreの法則を継続させるポテンシャルはある。しかし、TSV形成コストの大幅削減が必須

【質問2】TSVを用いた3次元化技術の応用を拡大するための条件は何か?
【回答】一言でいえばTSV形成コスト削減

【質問3】TSVを用いた3次元化技術が実用化することで、どのようなビジネス・チャンスが新たに生まれるのか?
【回答】バスの並列化とシステム多機能化を生かした超高性能超大規模システムの実現、前工程プロセス装置メーカーの事業拡大、IDM/ファウンドリ/OSATの中間工程ビジネス・チャンス獲得競争

【質問1の回答】Mooreの法則を継続させるポテンシャルはある。しかし、TSV形成コストの大幅削減が必須

 NAND型フラッシュメモリーやDRAMは、いよいよ微細化の限界に達し、3次元化の方向が明確になってきた。業界初の3次元NAND型フラッシュメモリーをすでに量産している韓国Samsung Electronics社は、今度はTSV利用の3次元積層DDR4型4Gビット・シンクロナスDRAM の量産を始めた。従来のワイヤー・ボンディングを用いた64Gバイト・モジュールに比べ、TSV技術を用いた64Gバイト・モジュールは、2倍高速で、約半分の消費電力に収まったという。「エンタープライズ・サーバーやクラウド向けデータセンターなどのハイエンド向け」としている。高性能であれば高コストを受け入れてくれるハイエンド市場向けであって、価格競争の激しいスマートフォンや民生用ではない。Micron Technology社がIBM社の協力を得て開発したTSV採用の超広バンド幅3次元積層DRAM「Hybrid Memory Cube (HMC)」も、当面はスーパーコンピュータやハイエンドのネットワーク機器を適用対象としている。

 CMOSロジックLSIは、材料や構造を変えて、あと数世代に渡り微細化が進むだろうが、いずれ物理的な限界はやってくる。その前に、経済的な限界が立ちはだかる。微細化による集積化の向上を2次元で図れなければ3次元で実現すると言うのは自然な流れだろう。性能や消費電力の点でワイヤー・ボンド・ベースのPoPよりはるかに有利なTSVは有力候補であるが、製造コストが著しく高いので現状のままではハイエンド市場しかねらえない。

 ところで、Mooreの法則と言うのは、単に微細化や集積化の進化に関する経験則ではなくて、トランジスタ当たりのコスト低減(最小化)に関する法則である。この観点からは、いまのところ製造コストが高いTSVを使う限り、トランジスタ当たりのコストは下がらぬどころか、はるかに高くなってしまい、Mooreの法則は継続できない。次に述べるように、コストの大幅節減が必須である。