PR
開発した垂直磁化方式のMTJ素子
開発した垂直磁化方式のMTJ素子
[画像のクリックで拡大表示]
メモリ素子を高速かつ低電力に
メモリ素子を高速かつ低電力に
[画像のクリックで拡大表示]

 東芝は、スマートフォンやタブレット端末などに搭載するマイクロプロセサのキャッシュ・メモリに向けたSTT-MRAM(スピン注入磁化反転型MRAM)の基盤技術を開発した。動作時のエネルギーを従来のSTT-MRAMに比べて約1/30に低減できる。この成果により、キャッシュ・メモリを不揮発にすることで動作時以外は電源をオフにする、いわゆるノーマリオフ動作の本来のメリットを引き出せるようになるという。

 現在、スマートフォンやタブレット端末ではプロセサの消費電力が増加しているが、その要因の一つにキャッシュ・メモリの大容量化がある。キャッシュ・メモリの容量はほぼ2倍/年のペースで増えており、プロセサに占めるキャッシュ・メモリの比率は面積で20~40%、トランジスタ数で70%、消費電力で約1/2にも達しているという。

 これまでキャッシュ・メモリには揮発性メモリであるSRAMが使われてきたが、これをSTT-MRAMのような不揮発性メモリに置き換えることでプロセサを低消費電力化するアイデアが各所で提案されている。ただし、東芝によると、キャッシュ・メモリのように動作頻度が高い使い方をする場合には、これまでのSTT-MRAMでは消費電力はむしろ増大してしまうという。動作速度が遅く、しかも動作時の消費電力が大きいためだ。東芝の試算では、従来のSTT-MRAMの動作時のエネルギー(消費電力×動作時間)は、最も特性が良いものでも約1500pJと大きくなる。これは、リーク電力を含むSRAMの動作時エネルギー(約150pJ)の10倍と大きく、低消費電力化にはつながらない。

 低消費電力化のためには、STT-MRAMの動作速度を速くし、かつ動作時の電力を低減する必要がある。そこで、東芝は業界に先駆けて2007年に開発した垂直磁化方式の記憶素子に改良を加え、これまでに報告されているSTT-MRAMに比べて、記憶素子単体の動作時電力を1/10に削減した。詳細は明らかにしていないが、幅30nmに微細化した垂直磁化方式の記憶素子の材料や多層構造に工夫を加えたとしている。

 今回の記憶素子を用いた場合のSTT-MRAMの動作時エネルギーを、シミュレーションによって求めた結果、46pJとなった。これは従来のSTT-MRAMに比べて約1/30、SRAMの消費エネルギーと比べると1/3以下になるという。

 さらに回路面でも工夫も加えた。6トランジスタSRAMや、従来開発されてきたSTT-MRAMキャッシュではリーク電流のパスがあったのに対し、今回はリーク電流のパスが存在しないメモリ回路を開発した。このメモリ回路は3トランジスタ-1MTJ構成で、リーク電流が原理的に発生しにくいDRAM型の動作を可能としている。これによって、東芝の試算ではキャッシュ・メモリの消費電力を1/3に削減できるという。ここで、ノーマリオフ化による効果と、素子改善による寄与は同程度とする。

 東芝は、これらの技術を使ってプロセサを実現した場合のシミュレーション結果も示した。ARMコアとLinux OSを前提にすると、SRAMキャッシュを用いた従来のプロセサに比べて、速度性能は維持したままでアプリケーション動作時の消費電力を1/3に下げられた。

 東芝はSTT-MRAMに関して今回のIEDMで関連論文を3件発表する。メモリ素子単体の報告は講演番号29.4、STT-MRAM全体に関する講演が11.3、回路の発表が10.5である。これらの成果は東芝独自のもので、東芝とSTT-MRAMを共同開発している韓国SK Hynix社は関わっていないとする。また、今回の研究開発は、NEDO(新エネルギー・産業技術総合開発機構)との共同で実施している「ノーマリオフコンピューティング基盤技術開発プロジェクト」におけるもの。