EDS Fair 2006の入場者数は前年比で1.3%減少,出展社セミナーの集客率は上昇

1月26日と27日にパシフィコ横浜で開催された,半導体設計技術の総合展示会「EDSFair 2006」の入場者数は2日間の合計で1万1003人だった。(記事を読む02/12 00:23

EDA標準化の米Accellera,2006年はVHDLとDFTに照準

2005年に,SystemVerilogとPSL(Property Specification Language )のIEEE標準化に成功した米Accellera。先週パシフィコ横浜で開催されたEDS Fair 2006のために来日した,AccelleraのVice-ChairmanのDennis Brophy氏に今後の方向を聞いた。(記事を読む02/04 01:18

「SystemVerilogは使えるところから使うべし」

「SystemVerilogユーザフォーラム2006」が開催された。米AccelleraのVice ChairのDennis Brophy氏の講演の後,SystemVerilogの検証面と設計面についての説明をJEITA SystemVerilogタスクグループが行った。(記事を読む02/01 22:07

SystemC,次は「TLM」の標準化を目指す

SystemCの最新動向やロードマップが「SystemCユーザフォーラム2006」で明らかになった。昨年12月にSystemC 2.1がIEEE Std. 1666 として国際標準化されたが,その後の展開が示された。(記事を読む02/01 21:22

地道な努力を積重ね,CellのSPUの実機バグは1件だけ

多くのLSI設計者が関心を寄せる「Cell」プロセサ。先週,パシフィコ横浜で開催された「ASP-DAC 2006」には,Cellの講演を集めたセッションがあった。(記事を読む02/01 20:26

新参EDAを斬る

1月26日と27日にパシフィコ横浜で催されたEDAの総合展示会「EDS(Electronic Design and Solution)Fair 2006」。その新規企画の一つが「ベンチャー・カンパニー・パビリオン」である。そこには,日本では普段は情報が手に入りにくい海外の新興ベンダー11社が出展した。これら企業の出展内容などを三つの記事に分けて紹介する。

  • 新参EDAを斬る,その1-DFM編
  • 新参EDAを斬る,その2-RF/低電力化編
  • 新参EDAを斬る,その3-論理検証/C言語入力の合成編
  • EDAを使う人と作る人のギャップは埋まるか?

    EDAの開発側と,それを使うLSI設計側が,いま直面している問題点を議論するパネル討論会が,先週の「11th Asia and South Pacific Design Automation Conference(ASP-DAC 2006)」で行われた。セッション9D「Designers' Forum Panel:Top 10 Design Issues by LSI Designers versus EDA Developers」がそれである。(記事を読む01/31 12:52

    地に足が着いてきた「統計的手法」

    EDAに関係したさまざまな学会で「Statistical(統計的)」という言葉が付いたセッションが設けられようになってきた。今回の「ASP-DAC 2006」でも二つのセッション名に付いていた。(記事を読む01/30 20:43

    ソフトウェア爆発への処方箋を考える

    「ソフトウエアは硬い」(日経エレクトロニクス 2005年12月19日号)との言は,ソフトの黎明期から語り継がれて来た普遍的な言葉である。しかし,システム開発の際に「硬い」と実感している開発リーダーはどれほどいるだろうか。(記事を読む01/30 19:24

    検証危機には「方法論の徹底」が効く

    LSIのハードウェア設計で検証危機(verification crisis)が叫ばれて久しい。今回の「ASP-DAC 2006」でも,この問題を考えるセッションが複数あった。(記事を読む01/30 19:15

    ITRS 2005に「DFM」が初めて盛り込まれた

    「EDSFair 2006」の目玉企画が,展示場の一角に設けられた「特設ステージ」における各種講演である。(記事を読む01/28 23:51

    「4,5日の修正作業が4時間に短縮」,動作合成の効果を沖電気が発表

    1月26日と27日にパシフィコ横浜で催されたEDAの総合展示会「EDS(Electronic Design and Solution)Fair 2006」。その併催行事として「SystemVeriog」と「SystemC」のユーザー・フォーラムからなる「システム・デザイン・フォーラム2006」が同じくパシフィコ横浜で行われた。(記事を読む01/28 22:46

    富士通,ウエーハ状態でat-speedテストを実施

    半導体製造プロセスの微細化とSoCの高速化により,微妙な遅延でもチップの不良を引き起こすようになってきた。こうした不良を出荷前にチェックするための,高精度な遅延テスト手法が求められている。(記事を読む01/28 17:31

    キヤノンが勝ち組になった理由を基調講演に見た

    設計自動化の国際会議「ASP-DAC 2006」の最終日の朝は,キヤノンの丹羽 雄吉氏(同社常任理事)の基調講演IIIで始まった。(記事を読む01/28 14:07

    「伸びるアプリは自動車,ロボット,モバイル」,ルネサス伊藤氏が基調講演

    パシフィコ横浜で開催されている設計自動化の国際会議「11th Asia and South Pacific Design Automation Conference(ASP-DAC 2006)」は2日目を迎えた。朝の基調講演では,ルネサス テクノロジの社長&CEOを務める伊藤達氏が登壇した。講演タイトルは「デバイスイノベーションへの挑戦」である。 (記事を読む01/27 01:47

    「画像処理LSIにプロパティ検証はピントこない」,Designers' Forumの検証パネル

    パシフィコ横浜で開催中の「11th Asia and South Pacific Design Automation Conference(ASP-DAC 2006)」で,機能検証をテーマにしたパネル討論会「Session 6D Designers' Forum Panel:Functional Verification -now and future」が行われた。(記事を読む01/26 23:04

    「自動車技術の進歩は90%以上がエレクトロニクス関連」

    「ASP-DAC 2006」の初日の基調講演は,米UCB教授のAlberto Sangiovanni-Vincentelli氏が「自動車用エレクトロニクス(設計チェーンの変革)」と題して行った。(記事を読む01/26 02:16

    プレビュー

    「65nmでチップ設計はどう変わる?」,26日と27日にEDSF Fair開催

    今回のEDS Fairには過去最多の148社が出展する。展示ブースや出展者セミナーといった恒例のメニューに加えて,「ベンチャー・カンパニー・パビリオン」と「特設ステージ」という二つの特別な企画がある。(記事を読む01/24 16:18

    日本にEDAの業界団体が誕生

    日本EDAベンチャー連絡会(JEVeC)は,同会を2006年1月23日に正式設立すると発表した。設立時の会員企業数は「19」。(記事を読む01/20 19:23

    「SystemVerilog導入の効果って?」,27日にユーザフォーラム開催

    LSI設計向けHDL「Verilog-HDL」の強化・拡張版である「SystemVerilog」は2005年11月に「IEEE Std.1800-2005」として標準化されたが,サポート範囲が広く,その全容はまだ十分には知られていない。(記事を読む01/20 20:44

    IEEE標準化後のSystemC,27日の「ユーザフォーラム」で明らかに

    昨年12月に「IEEE Std. 1666」として標準化され,大きなマイル・ストーンを通過した「SystemC」。標準化後の姿や最近のユーザー事例などが,毎年恒例の「日本SystemCユーザフォーラム2006」で紹介される。(記事を読む01/19 12:58

    「先端LSI開発でEDAと設計が協調するためには…」をASP-DACで討論へ

    65nmプロセス・ノードのSoCには,数億個以上のトランジスタが1チップ上に集積される。こうした大規模SoCを然るべき期間で設計するため,LSI設計者とEDA開発者が一体となって先端EDAツールを使っていくケースが多い。(記事を読む01/11 21:31

    それでも難しいSoCの機能検証,現役の技術リーダーが打開策をASP-DACで議論

    大規模なSoCが直面する重大な問題の一つに,機能検証がある。これをテーマにしたパネル討論会が「ASP-DAC 2006」で実施される。 (記事を読む01/10 01:53

    「自分のチップで使いたくなる低電力化設計法」,4社の設計者がASP-DACで講演

    LSIの低電力化に対してLSIの設計現場が取り組む必要がある課題は多く残っている。実際の設計者の取り組みを,東芝,富士通研究所,日立製作所/ルネサス テクノロジ,韓国Samsung Electronics Co., Ltd.がそれぞれ発表する。(記事を読む12/13 19:28

    Cellの設計手法やEDA,1月のASP-DACで明らかに

    ソニー・グループと米IBM Corp.,東芝が共同開発した「Cell」。アーキテクチャやスペックに関する講演は相次いでいるが,設計手法や設計に使ったEDAシステムについてはあまり発表されていない。(記事を読む12/11 01:31

    「現場の設計者に役立つ」,今度のASP-DACはここが違う

    EDAは,設計を支援するために誕生した。当初のEDAツールは設計者自身が開発していたが,設計の複雑化などにより,ツールを作る人と使う人の間で分業が進むようになった。(記事を読む11/28 23:07