PR

 半導体パッケージ技術の国際学会「2013 Electronic Components and Technology Conference(ECTC)」(2013年5月28~31日、米国ラスベガス)の3日目、セッション15「Enabling Technologies for Flip Chip Assembly」では、米IBM社がコアレス・パッケージ基板に対応したフリップチップ接続技術について報告した(講演番号15-2)。講演タイトルは「Flip Chip Assembly Method Employing Differential Heating/Cooling for Large Dies with Coreless Substrates」。

 コアレス・パッケージ基板は、コア層を用いずにビルドアップ層のみで構成したパッケージ基板であり、電気特性に優れている。また、配線設計の自由度が高く、配線層数を削減しやすいことから、低コスト化にもつながるとされている。ただし、機械的強度が低く、反りやすいことから、実用化されている事例は少ない(関連記事)。IBM社はコアレス基板をサーバー向けの高性能マイクロプロセサに適用することを検討している。

左がコアレス基板を用いたパッケージ(IBM社の資料)
[画像のクリックで拡大表示]

 コアレス基板にC4バンプを介してSiチップをフリップチップ接続する場合、基板とSiチップの熱膨張係数の違いからチップ周辺部のC4バンプに大きな応力が加わり、Siチップの低誘電率(low-k)絶縁膜が剥離するなどの問題が生じやすくなる。そこで今回はSiチップとコアレス基板にそれぞれ異なる温度を印加する「differential heating/cooling」と呼ぶ技術を適用した。

 具体的には、熱膨張係数の大きいコアレス基板にはなるべく熱を印加せず、熱膨張係数の小さいSiチップ側を高温にしてフリップチップ接続を行った。接続には市販のフリップチップ・ボンダーを利用している。なお、フリップチップ接続の際、コアレス基板はステージに真空吸着され、平坦に保たれている。Siチップもボンダーのヘッドに真空吸着され、平坦に保たれる。

differential heating/coolingのフロー(IBM社の資料)
[画像のクリックで拡大表示]

 今回の技術を検証するため、low-k層を持つ32nm世代のCMOSテスト・ビークルをdifferential heating/cooling技術によってコアレス基板にフリップチップ接続し、パッケージング後、信頼性の評価を行った。チップの寸法は約19mm角で、回路構成は実際のマイクロプロセサとほぼ同じだという。コアレス基板は9層で寸法は55mm角。

試作したデバイスの断面(IBM社の資料)
[画像のクリックで拡大表示]

 今回のフリップチップ技術を適用することで、一般的なリフロー手法に比べてC4バンプへの応力を22%、low-k膜への剥離力を27%、それぞれ削減できた。また、チップ中心部と周辺部のC4バンプ高さの差を、リフロー手法に比べて78%低減できた。

各種信頼性試験に合格