PR
試作チップの写真
試作チップの写真
[画像のクリックで拡大表示]
チップの構成
チップの構成
[画像のクリックで拡大表示]
基板バイアスによってエネルギー効率が向上
基板バイアスによってエネルギー効率が向上
[画像のクリックで拡大表示]
バルクCMOSトランジスタに比べて動作周波数が大幅に向上
バルクCMOSトランジスタに比べて動作周波数が大幅に向上
[画像のクリックで拡大表示]

 伊仏STMicroelectronics(ST)社は、28nm世代のFDSOI(完全空乏型SOI)トランジスタ技術で製造したプロセサ・コアの動作特性を「2013 Symposia on VLSI Technology and Circuits」(2013年6月11~14日、京都市)で発表した(講演番号:JJ1-9)。英ARM社のプロセサ・コア「Cortex-A9」を2個集積した試作チップにおいて、基板バイアスを用いて2.6GHzの最大動作周波数を実現した。同社は既に28nm世代のFDSOIトランジスタ技術を用いたモバイル端末向けSoCを量産化しており、今回はその基盤技術の詳細を初めて明らかにした。

 ST社の28nm世代FDSOIトランジスタはSiボディの厚さが7nm、BOX(埋め込み酸化膜)の厚さが25nmといずれも薄いため、基板側からバイアス電圧を動的に加えて、しきい値電圧を最適に制御できる。基板バイアスを発生する回路はチャージ・ポンプとD-A変換器、増幅器から成り、プロセサ・コアのマクロセルに内蔵した。基板バイアスの切り替えは1ps以内に行えるという。

 今回の試作チップでは、電源電圧0.6~1.2Vの範囲で最大1.3Vの順方向(フォワード)バイアスを加えている。動作周波数は、電源電圧が1.2Vで順方向バイアスが0.6Vの場合に2.6GHzと最大になった。バルクCMOSトランジスタ技術で製造した比較サンプルに比べて、動作周波数は37%向上した。電源電圧が低い領域では、FDSOIトランジスタの効用はさらに大きくなるという。電源電圧0.6Vにおける動作周波数は、バルクCMOSトランジスタ技術を適用した場合は160MHzにとどまったのに対し、FDSOIトランジスタを用いた場合には1GHzに高まった。