PR
開発したチップ
開発したチップ
[画像のクリックで拡大表示]
従来技術との性能の比較
従来技術との性能の比較
[画像のクリックで拡大表示]
容量型D-A変換器の構成
容量型D-A変換器の構成
[画像のクリックで拡大表示]
クロックの分布
クロックの分布
[画像のクリックで拡大表示]
参照電圧バッファ回路の構成
参照電圧バッファ回路の構成
[画像のクリックで拡大表示]

 スイスIBM Research-ZurichとスイスEPFLのグループは、8.8Gサンプル/秒という高いサンプリング速度を消費電力35mWで実現する逐次比較(SAR)型の8ビットA-D変換器ICを開発し、「2013 Symposium on VLSI Circuits」(2013年6月12~14日、京都市)で発表した(講演番号:C21-1)。電源電圧1.0Vの条件で、1変換ステップ当たりのFOMは58fJで、SNDRは38.5dBである。32nm世代SOI(silicon on insulator)技術で製造しており、コア回路のチップ面積は0.025mm2と小さい。高速リンクなどの用途に向ける。

 32nm世代SOI技術とトレンチ型キャパシタ技術を組み合わせた上で、8個のA-D変換器を並列動作させることで高速動作を実現している。パスゲート・セレクション(pass-gate selection)法と呼ぶ新たなクロック供給手法を導入することで、高速動作時に問題となるクロック・スキューを低減し、「スキュー較正回路をチップに集積せずに済むようにした」(発表者のIBM Research I/O Link TechnologyのLukas Kull氏)という。加えて、低消費電力の参照電圧バッファ回路を搭載することで、細粒度で利得を制御できるようにした。

 チップ面積とセトリング時間の低減に寄与する技術も盛り込んでいる。具体的には、メタル配線層に形成した容量型(capacitive)D-A変換器と、トレンチ型キャパシタによる参照キャパシタを縦積みする構造を採用した。両者を水平方向に集積する場合に比べてチップ面積を減らせることに加え、トレンチ型キャパシタが備える大きな容量(80pF)を生かしてセトリングを高速化できるという。