PR

 米国カリフォルニア州アナハイムで開催の「ITC(International Test Conference)2013」(ホームページ)では,通常の論文セッションの始まる前日(2013年9月9日)の夜,例年どおり特別パネル(マンデー・パネル)が設置され,第44回目となる本会議が開幕した。

 マンデー・パネルのタイトルは「テスト自動化の未来-何に賭ける」である。このテーマの背景には、テストの役割の変化がある。かつてはテストの役割は良否判定だった。それが最近では、シリコン・デバグやテスト結果のフィードバックまでを含めた位置づけに変容している。

 この状況を反映して,今後のテスト自動化の進む道が議論された。参加者は180名にもなりマンデー・パネルとしては大盛況だった。テストにおける標準化の役割も含めて様々な議論が交わされた。ITC 2011の実行委員長を務めた米Cisco Systems社のEklow氏の司会の下,パネリストとしてテスト関連5社のCEOが登壇した。ポジション・トークの主な内容は以下の通り。

米Intellitech社のClark氏
 テスト・アクセスの標準化はIEEE 1149.1-1990のバウンダリ・スキャン(JTAG:Joint Test Action Group)で始まった。今年、改訂版のIEEE 1149.1-2013が発行され,チップの生涯を通してのテスト再利用が容易になった。また,高速I/O対応のJTAG(IEEE P1149.10)も準備中である。バウンダリ・スキャンをサポートするソフトウエアはすでに長い歴史を持つが,こうした動きに伴い、その重要性がますます高まっている。

米Goepel Electronics社のEhrenberg氏
 3D-ICに対するテストと実証に対して新しい概念と標準化の必要性が高まっている。テスト・アクセスについても外部からの直接アクセスから内部にアクセスを組み込む方法へのシフトが進みつつある。標準化と測定回路の組み込みが今後のキー技術。テスターの組み込みも次世代技術として検討が必要。

米JTAG Technologies社のEijnden氏
 JTAGバウンダリ・スキャンは優れた技術。チップ品質の向上やテスト・コスト/テスト時間の短縮にも有効である。今後は組み込み測定回路の有効活用が重要になる。

米SiliconAid社のJohnson氏
 日々多くのIPプロバイダが多くのIPコアを開発しており,相互接続が重要になっている。これに伴ってテスト生成がますます難しくなっており,標準化の役割は大きい。今後の課題としてFinFETや,IJTAG,20nm未満のプロセス、3D-ICなどへの対応があり,テスト自動化の将来を思うとワクワクする。

米ASSET InterTech社のWoppman氏
 チップ内部の測定は外部装置による計測から組み込み測定回路+ソフトウエアによるものにシフトする傾向にある。製品の生涯にわたるサポートが重要であり,Intel社のSilicon View技術やIJTAGのようなエコシステムを支える技術が必要である。テスト自動化を謳歌するためにはテスト・アクセスの標準化が課題である。

予定時間を15分も超過

 会場を交えた討論は予定時間を15分も超過するほど白熱した。主な議論内容は以下の通り。

Q:今後も高価なテスターは必要か?
A:量産テストには必須である。

Q:テスト・アクセスの標準化が進められているが,故障診断への対応は考慮されているか?
A:コア・アクセスのための手続き記述言語(PDL)をどこまでしっかり記述するかに依存する。今後の課題である。

Q:標準化プロセスへのEDAベンダーの関与は十分か
A:残念ながら、そうなってはいない。

Q:バウンダリ・スキャンの派生である1149.4(アナログ対応)や1149.7(省ピン化)への対応は?
A:一部の会社では対応している。

 全体として,「組み込み測定回路」と「テスト・アクセスの標準化」の重要性が目立ったパネルだった。