PR

 「ITC(International Test Conference)2013」(米カリフォルニア州アナハイムで2013年9月10日-12日に開催)では、企業事例(Advanced Industrial Practices)のセッションが昨年の4件から6件に増加した。オンチップ・モニターに関するセッション「AIP2:On-Chip Monitoring and Sensing」では,米IBM社、米Intel社、英ARM社という、半導体業界を代表する3社がオンチップ・モニターに対する取り組みを発表し、100名を超える聴衆を集めた。

 IBMは,クリティカル・パスのモニターに用いるオンチップ・モニター「CPM:Critical Path Monitor」の調整に関して講演した。オンチップ・モニターはプロセサ・コアから発生するノイズのバラつきの影響を受けるため、調整が必要である。チップ上に配置した5つのCPMそれぞれで4つのパスの遅延を測定しているが,調整によって測定値の偏差を最大で±1%に抑制できたという。

 同社は2013年4月に米国カリフォルニア州バークレーで開催された「VTS(VLSI Test Symposium) 2013」でも同様の講演を行っており,この技術に対する積極的な姿勢が見られる。なお,VTSでも毎年、企業事例(Innovative Practices)のトラックが設けられており,カジュアルな雰囲気での先端的な企業事例の講演が人気を集めている。

オンチップ・センサーで動的にガードバンドを設定

 Intelは、チップの高信頼化に向けてのオンチップ・センサー利用に関して講演した。トランジスタ数の増大や高速化,動作電圧の低下などにより、バラつきの影響は拡大している。これにより,劣化が進んだり,性能や信頼性の面で影響を受ける。こうした状況に対応するには,適切なガードバンドを設けたテストが必要だが,これは歩留りと見逃し不良に影響する。

 そこで,Intelでは動的なガードバンド設定を行うためにオンチップ・センサーを用いている。適応型手法とバラつき耐性を持たせる手法を組み合わせることで,22nmのテスト・チップでは,スループットを14~31%削減できたという。

 ARMは、タイミング・スラックのオンライン・モニタリングに関して講演した。設計マージンの設定では,温度や電圧,プロセスのバラつき,ジッタなどを考慮する必要があるが,カップリング・ノイズなどの局所的で動的なバラつきは対処が難しい。

 チップを全面的にモニタリングする方法もあるが、センサー数が増大してしまう。そこで,ARMでは一部のみモニタリングして、マージンを調整する。この手法を「Slack Probes」と呼ぶ。32nmプロセスで作ったプロセサのベンチマークでは、遅延マージンを5%に抑えることができたとのことだった。

 微細化に伴うバラつき増大や応用分野の拡大に伴う信頼性要求レベルの向上などと相まって,テスト関連分野においても,オンチップ・モニターの重要性はますます高まりを見せている。