PR
左がFiras Mohamed氏 筆者撮影。
左がFiras Mohamed氏 筆者撮影。
[画像のクリックで拡大表示]

 仏Infiniscale社は、フランスのシリコンバレーとも呼ばれるグルノーブルに本社を置く。周辺には、主要顧客の半導体大手メーカーのSTMicroelectronics社をはじめ研究機関のLETI、IT産業大手企業のオフィスが立ち並ぶ。

 EDS Fair 2013(11月20日~22日にパシフィコ横浜で開催)には、プレジデント&CEOであるFiras Mohamed氏が来日し、アナログ、RF、I/O、メモリー設計の変動解析において、モンテカルロ解析での新スタンダードだという「ICLys」を見せた。日本での代理店はパイリサーチラボ(本社:東京都)が務め、日本市場でも紹介を始めている。

 「ICLys」は、従来のモンテカルロ解析の30倍以上の速度で実行し、大幅に解析時間の短縮ができ、しかも精度を保証しているという。また高シグマ解析(σ=3、4、5、6)でさえ高精度な検証が可能とする。Mohamed氏が、リーフレットとホワイト・ペーパー(LETIと共著)を片手に特徴を紹介した。技術的なベースは特許取得したサンプリング手法「Dynamic Optimized Sampling: 以下DOS」にある。

 従来手法で十分な精度を得るためには、分布の山から裾まで満遍なく再現するために何万回、何百万回と解析する。時には、その解析時間短縮のために、変動要素を減らし精度を損なうこともあったが、ナノメーター世代の半導体プロセスではもはや通用しない。ICLysでは、このような犠牲を強いられることなく、多くの変動要素を保ったまま、DOSによって山の部分を大幅に間引いて解析回数を少なくし、山裾はしっかり、かつ、必要最小限の解析で精度を確保しているように見えた。

 同氏は次のような解析モード(機能)を事例と共に紹介した。

Fast Monte Carlo Analysis:
 従来のモンテカルロ解析の30倍以上高速だという事例で、回路はVCO。28nmプロセス・ノードで実装し、1800トランジスタで1900寄生素子の回路である。従来手法では5万回の解析で、1475時間かかる。ICLysでは、587回の解析で21時間で済む。

High-Sigma Analysis:
 高精度に6σ解析を実行できたという事例で、ビット・セルの6σ解析を行った。28nmのFDSOIプロセスで実装し、解析時間は0.15秒/回である。従来手法では1940億回の解析が必要で100年以上かかるが、ICLysならば4万3000回ですみ46時間で完了するという。

 この他にも、最も敏感なトランジスタ(ホット・スポット)を見つけてばらつきを抑えられる「Local Variability Analysis」、所望の歩留まりに対する真のコーナーを見つけられる「True Corners Extraction」という機能があるとする。

 Infiniscaleでは、モデルベース最適化ツールとして「LYSIS」、今後成長が期待されるプリンテッド・エレクトロニクスなどで活用される有機デバイス向けモデリング・ツール「GREENLys」も製品としてそろえる。

 既に先端プロセスでの解析精度が実証され、主要なSPICEシミュレータや設計環境にも対応しているという。高速で精度の良い変動解析・歩留まり解析によって、大幅な回路設計のTAT短縮につながるとともに、高歩留まり設計による生産性向上が大いに期待できそうだ。