韓国Samsung Electronics社は3次元NANDフラッシュメモリー「Vertical NAND（V-NAND）」について「International Solid-State Circuits Conference（ISSCC）2014」（2014年2月9～13日、米国サンフランシスコ）で発表した［講演番号19.5］。メモリーセル層を24層積み重ねたMLC品で、1チップで128Gビットの容量を持つ。
V-NANDに関しては2013年8月に量産開始の発表（関連記事）があったほか、同時期に米国で開催された国際学会「Flash Memory Summit 2013」でも詳細が報告されている（関連記事）。
V-NANDのチップ面積は133mm2であり、今回のISSCCの同じセッションで米Micron Technology社が発表した最新のプレーナー型16nm世代128GビットNANDフラッシュメモリーのチップ面積（173.3mm2）よりも小さい。V-NANDのビット集積密度は0.96Gビット/mm2と「業界最高の値」（Samsung社）とする。
ただし、現状ではV-NANDの製造コストは最先端のプレーナーNANDに比べて高いとみられている。3次元NANDでは積層膜に高アスペクト比のメモリーホールを開口する必要があるなど、新たな設備投資が必要になるからだ。今回発表した24層のV-NANDは第1世代品であり、プレーナーNANDとコスト面で勝負できるのは、メモリーセルの積層数を増やした第2世代品や第3世代品になるとの見方が多い。なお、Samsung社は2017年以降に1TビットのV-NANDを出荷する計画だ。
現状の第1世代品ではむしろ性能や信頼性の高さをアピールしており、Samsung社はエンタープライズ向けSSDなどの高性能用途を中心に今回の技術を提案し、ユーザーの反応を見るものと思われる。今回の技術をエンタープライズSSD向けに利用した場合、書き込みスループット36Mバイト/秒で書き換え回数3万5000回、組み込み用途向けでは書き込みスループット50Mバイト/秒で書き換え回数3000回を実現できるという。ただし、聴講者の中には全く新しい構造の3次元NANDで本当に高い信頼性を実現できるのか疑問視する向きもあった。
一方、プレーナー型NANDの微細化がどこまで続くかはいまだに見えていない。今回Micron社が発表した16nm世代の128GビットNANDフラッシュはワード線方向のハーフピッチは16nmだが、ビット線方向のハーフピッチは従来と同じ20.5nmであり、微細化の余地がある。また、最近ではエラー訂正技術の開発が加速しているため、微細化によってビットエラー率が高まってもシステム技術の工夫によって対応できる可能性がある。すると、プレーナー型NANDの限界はさらに先に伸びるとの見方もある。2次元NANDと3次元NANDの闘いは始まったばかりであり、今後市場でどのような反応が広がるのか注目である。
