PR

 プリント基板上のチップ間通信やサーバー間バックプレーン伝送、基幹通信網の光ファイバ伝送などを対象とする有線通信分野では、昨年に引き続き、高速化、低消費電力化の流れが続いている。特に、これらを両立するに当たり、レーン当たりのデータレートを高めるだけでなく、回路技術と光技術を組み合わせた高密度実装を行い、複数レーンで総バンド幅を高める傾向が強まってきた。また、トランシーバとしての完成度の高い発表が目立ち、多くの聴衆の関心を引いていた。

 高速化に着目すると、米LSI社が28nm世代CMOSでCEI-25G、CEI-28G、IEEE802.3bj、32G-FCといった複数のスタンダードに対応した28Gビット/秒のトランシーバを開発した(講演番号2.1)。ナイキスト周波数での伝送ロス34dBを補償し、20pJ/ビットの低消費電力化も同時に実現した。

 また、台湾大学は65nm世代CMOSで、400GbE向けの60Gビット/秒のトランスミッタ(TX)を開発した(講演番号2.3)。開発したTXはNRZ出力とPAM4出力に対応した2種類で、それぞれの消費電力は450mW、290mWである。高速化に当たって必須のイコライザ回路に関する技術革新も見られた。米University of California, LA(UCLA)はCharge-steering技術を適用し、45nm世代CMOSにて、ナイキスト周波数での伝送ロス24dBを補償した25Gビット/秒のレシーバ(RX)フロントエンド回路を開発した(講演番号2.4)。同様に、米Oregon State UniversityはCharge-based sampling回路を適用し、65nm世代CMOSで、ナイキスト周波数での伝送ロス18dBを補償した16Gビット/秒のRXフロントエンド回路を開発した(同2.5)。その消費電力は共に0.25pJ/ビットである。

 光技術との融合による高速化では、ソニーがVCSELと光検出器回路をそれぞれ2次元(12x5)配列し、光導波路を介した600Gビット/秒もの広バンド幅を実現した(講演番号8.2)。65nm世代CMOSを適用したTIAの受信感度は13.3μAppである。

 富士通研究所は新規開発したGroup delay compensation回路において、VCSELの動作速度を60%向上、40Gビット/秒で動作させることに成功した(講演番号8.9)。さらに、韓国KAISTは90nm世代CMOSにおいて、6Gビット/秒の新規分散補償を行う直接変調向けの電気トランシーバを開発した(同8.1)。開発した分散補償回路の消費電力は68mWで、50km、75km伝送時における光信号雑音比のゲインはそれぞれ11.7dB、14.7dBである。

 高速化と低消費電力化の両立に当たり、数10Gビット/秒の複数のトランシーバを高密度に実装し、トータルとして、広バンド幅を実現する技術も目立った。米Nvidia社は28nm世代CMOSで、双方向通信対応の20Gビット/秒のトランシーバを16個実装し、320Gビット/秒を実現した。ナイキスト周波数における伝送ロスは20dBであり、6.5pJ/ビットの低消費電力化も同時に実現した(講演番号26.1)。

 米Intel社は22nm世代CMOSにて、双方向通信対応の32Gビット/秒のトランシーバを8個実装した(講演番号26.2)。ナイキスト周波数における伝送ロスは16dBで、6.3pJ/ビットの低消費電力化も同時に実現した。

 この他、スイスKandou Busは40nm世代CMOSにて、伝送効率を2倍に高めることができる新規符号方式8-bits over 8-wiresを適用し、1信号線当たり12Gビット/秒の8信号線にて96Gビット/秒を実現した(講演番号26.3)。ナイキスト周波数における伝送ロスは15dBであり、4.3pJ/ビットの低消費電力化も同時に実現した。