PR
図1
図1
[画像のクリックで拡大表示]
図2
図2
[画像のクリックで拡大表示]
図3
図3
[画像のクリックで拡大表示]
図4
図4
[画像のクリックで拡大表示]

 半導体パッケージ技術に関する国際学会「2015 Electronic Components and Technology Conference(ECTC)」(2015年5月26~29日、米国サンディエゴ)では、米Xilinx社が台湾TSMCに委託して生産している3次元(2.5次元)FPGAに関して、TSMCによる講演があった。講演タイトルは「Assembly Challenges in Developing 3D IC Package with Ultra High Yield and High Reliability」。

 TSMCが量産中の3次元FPGAは、Siインターポーザ上にSiチップを実装したもので、2.5次元(2.5D)とも呼ばれる。3次元ICを実際に量産している企業の講演であることから、聴講者からの関心は高く、講演会場は満席になった。TSMCの量産技術の宣伝にとどまらず、量産初期の問題点や不良内容、その対策などを述べた発表で非常に参考になった。

 同社によれば、量産立ち上げ初期にはSiインターポーザへのチップ実装工程において、マイクロバンプのオープンやインターポーザの配線オープン/ショート、TSV(Si貫通ビア)とC4バンプのオープンなどの接続不良が多発したという。その対策として、接続不良位置を特定できる配線パターンを考案し、不良解析の時間短縮を図った。

 3次元積層工程でトランジスタ不良が発生するという課題もあったが、これに対してはインターポーザウエハーとFPGAウエハーのマッピング解析を実施。トランジスタ不良はFPGAチップをインターポーザウエハーに実装する工程で発生していることが分かったという。