PR

 ロジックデバイスでは、Siチャネルを使ったトランジスタの微細化が粛々と進んでいる。だが、Siトランジスタの微細化では駆動力向上が次第に難しくなると予想されている。そのため、チャネルをGeやIII-V族化合物半導体といったよりキャリア移動度が高い材料に置き換える研究が盛んだ。

 近年のVLSIシンポジウムでは、そうした新チャネル材料に関する発表が多くを占める。「2015 Symposium on VLSI Technology」では特に、実用化を強く意識した発表が目立った。質疑応答の時間が足らず、セッション終了後も講演者が多くの質問者に取り囲まれていた。

大口径SiウエハーにIII-V族チャネル

 GeやIII-V族をチャネルに適用する場合にまず問題となるのが、どのようにチャネルを形成するかだ。機械的強度を考えると、基板には従来通り、Siウエハーを用いるのが望ましい。

 そこで、Siウエハー上にGeやIII-V族を成膜するアプローチが考えられる。一般には、エピタキシャル成膜技術を使って単結晶GeやIII-V族を成膜する。この際に問題となるのが、SiとGe、およびSiとIII-V族の間で格子定数が異なるために、結晶欠陥が発生することである。

 この問題を克服するアプローチはいくつかある。一つは、数μm厚と非常に厚いバッファ層をSiウエハーとチャネル層の間に挿入し、結晶欠陥を低減する手法だ。今回は台湾TSMCが、300mmSiウエハー上に、バッファ層を挟んでIII-V族チャネルを形成する技術を発表した(講演番号:T15-2)。通常、バッファ層が厚いと成膜時間が長くなり、デバイスの生産性に影響を及ぼしてしまう。今回の技術では、従来よりも薄いバッファ層を使ってこの問題を回避した。

 もう一つのアプローチは、別途成膜しておいたIII-V族チャネル層をSiウエハーに貼り付ける方法だ。今回は、米IBM社と米IQE社のグループが200mmウエハーを用いた実証例を報告した(講演番号:T13-5)。以前の報告に比べてトランジスタ特性を改善している。

 従来この領域では、InPなど格子定数差のない小口径ウエハーを使う研究事例が多かった。最近では以上のように、大口径Siウエハー上にIII-V族チャネルトランジスタを形成する事例が見られるようになってきた。