PR

 「2015 Symposium on VLSI Circuits」の「Image Sensors」(Session 4)では、低雑音、低電力、高ダイナミックレンジ、高速読み出しなどCMOSイメージセンサーに求められる広範囲にわたる技術開発や研究成果が発表された。本年度は5件の発表のうち、日本から3件の報告があり、イメージセンサーを用いた映像・センシング市場を支える日本の基盤技術力の高さを感じとることができた。

 1件目は北海道大学と慶応大学による、オンチップコイル間の電界結合を利用した高速、低雑音で伝送可能なイメージセンサーに関する発表である(講演番号:C4-1)。慶応大学では過去、磁界結合通信を用いたDRAMとSoCの高速インターフェース技術開発の報告(VLSI2014)があるが、TDC型カラムAD搭載イメージセンサーでの通信の実験結果は初めてとなる。In-plane(積層)だけでなくon-stack(画素直下)での磁界雑音の影響も報告された。

 2件目は台湾TSMCによる、低雑音を実現する積層イメージセンサーの発表である(講演番号:C4-2)。マルチサンプリングでのフレームレート低下を防ぐために、センサー内に検出回路を実装し、低照度時のみに1/4振幅のランプ波形を選択することで低雑音と高速性を両立できることを実証した。ISSCC 2015でソニーが発表した積層構造センサーとは別手法の提案である。雑音低減効果は0.8倍(サンプリング回数M=2の時)と及ばないものの、回路規模という点でメリットがある。またサンプリング回数を増やすことで0.66ermsを達成している。