PR

 「2015 Symposium on VLSI Technology」の会期初日には、開幕後の2件の基調講演に続き、ハイライト論文のセッションが開かれた。選ばれた論文は4件である。

 1件目は、米Intel社による14nm世代SoCプラットフォーム技術(講演番号T2.1)。同社は「IEDM 2014」でマイクロプロセッサー向け14nm世代技術を発表済み。トライゲートトランジスタ技術は、22nm世代に続く第2世代だ。今回は、低消費電力や高性能、高密度などを訴求する幅広い用途のSoCに14nm技術を最適化した。

ムーアの法則の維持をアピール

 ゲートピッチは70nm、メタルピッチは52nm、SRAMセル面積は0.0499μm2。16/14nm世代SoC技術としては、これまで報告された中で最も微細な設計ルールを採用した。22nm世代比で2倍のトランジスタ密度を実現し、発表から50年を迎えた「ムーアの法則」の維持をアピールした。

 プロセッサー向けで採用していたエアギャップ(Air Gap)配線は、コスト高になることからSoC向けでは採用を見送った。特筆すべきは、プロセッサー用途で採用した0.0588μm2のSRAMセルに加えて、SoC向けでは0.0499μm2セルを導入したことだ。

 電源電圧0.7V、オフ電流100nA/μmにおける高速版nMOS/pMOSの駆動電流は1.3/1.2mA/μm。22nm世代比では37%/50%の改善になる。電源電圧0.7V、オフ電流15pA/μmにおける低電力版nMOS/pMOSの駆動電流は0.50/0.32mA/μmである。最大3.3Vまでの高電圧I/Oトランジスタやアナログ、ミックスドシグナル、RFなど幅広い用途をカバーする。