台湾TSMCは、16nm FinFET+プロセス(N16FF+)および10nm FinFETプロセス(N10FF)を前提にした設計フローについて講演した。例えば、N10に関しては、製品ライクな検証用チップの第1弾がテープアウトしているという。この検証用チップには、4コアの「ARM Cortex-A57」などが集積されている。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

1/31まで日経電子版セット2カ月無料


日経クロステックからのお薦め

初割 電子版セット 2カ月無料