10nm FinFETの設計フローはここまできた、TSMCが講演

台湾TSMCは、16nm FinFET＋プロセス（N16FF＋）および10nm FinFETプロセス（N10FF）を前提にした設計フローについて講演した。例えば、N10に関しては、製品ライクな検証用チップの第1弾がテープアウトしているという。この検証用チップには、4コアの「ARM Cortex-A57」などが集積されている。