PR


CMOS RF回路を設計するには,さまざまな要素回路を高周波動作に最適化することが欠かせない。前回は,SOI基板の採用などでオンチップ・インダクタのQ値を高め,パワー・アンプの消費電力を減らす設計手法を紹介した。今回は,パワー・アンプと低雑音アンプ,ミキサの最適設計手法を解説する。(山下 勝己=本誌)

束原 恒夫
会津大学 コンピュータ理工学部
コンピュータ論理設計学講座 教授

 CMOSプロセスを用いたRF(CMOS RF)回路を実現するには,それを構成する要素回路の設計方法を見直し,高周波動作に最適化することが必要だ。前回はパワー・アンプを取り上げ,高周波動作と省電力化を両立する設計方法を紹介した。具体的には,オンチップ・インダクタのQ値を高める設計手法である。SOI(silicon on insulator)基板の採用や,インダクタ配線の厚膜化などでQ値を高めれば,パワー・アンプの利得が向上する。この結果,消費電力を低減できることを解説した。