PR

高性能かつ低消費電力を実現できると,設計開発者から注目を浴びている「連続時間方式のΔΣ型A-D変換器」に関する連載の後編。前回は,離散時間方式のΔΣ型A-D変換器と比較しながら,連続時間方式の有用性などを示した。今回は代表的な内部構成や変換速度,シャッフリングの手法,実用上の課題点などについて,実際のA-D変換器ICの構成や利用例などを挙げながら解説する。(本誌)

連続時間方式のΔΣ変調器図は,デジタル・フィルタを除く

藤森 弘己
アナログ・デバイセズ

 アナログ信号とデジタル信号を結ぶA-D変換器。その進化は,変換アーキテクチャの開発と,それを実現するための半導体プロセスを含む電子部品技術の開発によって成し遂げられてきた。

内部回路の構成

 連続時間方式のΔΣ型A-D変換器の基本回路は,入力のループ・フィルタとその後段のサンプリング/量子化用A-D変換器(エンコーダあるいは量子化器),その出力をアナログにするD-A変換器,そしてデジタル・フィルタなどによって構成されている

入力部に設けられたループ・フィルタはシングル・ループの5次のフィルタ回路であり,フィードフォワード回路とフィードバック回路を組み合わせている。1 段目のgm段は,雑音を低く抑えることを狙った設計になっているが,利得は大きくない。一方で,後段は高速動作と高利得を得るために,4段構成になっている。ループ・フィルタにフィードフォワード回路を利用しているのは,積分器に要求されるリニアリティ性能を緩和するためである。フィードバックは,D-A 変換器を通して行われる。利用するD-A変換器は,電流スイッチング型である「IDAC1およびIDAC2」,そしてスイッチド・キャパシタ型DACである「VDAC」だ。量子化を実行するA-D変換器には,一般に1ビットではなくマルチビット品を使用している。

 フィードバックにD-A変換器を用いているが,そのリニアリティの改善とSFDR(spurious free dynamic range)の向上を目的として,シャッフリングという技術を使う。シャッフリングとは,D-A変換器やA-D変換器の直線性に関する誤差の影響が特定のコードに集中しないように,コードをランダムにシフト(シャッフリング)し,後に補正して誤差の影響を分散させるものだ。これは,一般的なΔΣ型A-D変換器と同一である。

『日経エレクトロニクス』2009年8月10日号より一部掲載

8月10日号を1部買う