PR

近藤 誠一
半導体先端テクノロジーズ(Selete) 第一研究部 バックエンドプログラム

機械的・化学的にぜい弱なポーラス低誘電率(low-k)膜に,いかにダメージを与えずにCu配線層を形成するか。これがhp65以降の多層配線技術のポイントになる。従来のCMP(化学的機械研磨)技術をそのまま使ったのではlow-k膜のはがれやビアの接続不良が起き,まともな配線は作れない。半導体先端テクノロジーズ(Selete)はポーラスlow-k膜へのダメージを徹底的に抑制することによって,通常の技術では不可能と考えられていた比誘電率1.8のlow-k膜を使った2層Cu配線の試作に成功した。(本誌)