PR

 デジタル家電向けのSoC(system on a chip)開発で,ソフトウェア設計の効率化に注目が集まっている。それを促進する一つが,ハードウェア―ソフトウェア協調検証ツールである。このツールではコンピュータ上の仮想的なハードでソフトを稼働させて,ハードとソフトのやり取りをチェックしたり,ソフトの動作を観測したりする。ただし,既存の協調検証ツールは,詳細なタイミングをチェックできるなど,どちらかというとハード寄りだった。このため,遅すぎて,ソフトの検証にはなかなか使えなかった。

 そこで,半導体理工学研究センター(STARC)では,「既存製品の100~1000倍の性能を出す」(設計技術開発部上位設計開発室上級研究員の新舎隆夫氏)ための技術を開発した。これまでの協調検証ツールでは,ハードをRTL(register transfer level)モデル,ソフトをISS(instruction set simulator)モデルにしていた。今回のSTARCの手法では,どちらも抽象度を高くする。すなわちハードをTLM(transaction level modeling)モデル,ソフトを独自の「バジェット追加モデル」にする。バジェット追加モデルとは,ソース・コードに実行時間(バジェット)を表すコードを加えたものである。