PR

プロセスの技術レベルを指すテクノロジ・ノードには,これまでデバイス寸法が使われてきた。65nmノード(hp90),45nmノード(hp65)といった具合である。しかし,今後はこの数字の意味が薄れていく可能性が高い。同じ寸法でも,「テクノロジ・ブースタ」と呼ぶ性能向上技術の有無によってプロセス技術のレベルが変わるためである。いつ,どのようなテクノロジ・ブースタを使うかによって,今後のプロセス・シナリオはさま変わりする。逆に他社に先駆けてテクノロジ・ブースタを導入することで次のプロセス・シナリオを自ら描くことが可能になる。

 「テクノロジ・ノードが寸法で決まらなくなってきた」--。プロセス技術者からこんな声が挙がっている。寸法で決まる基本プロセスに加えて,ひずみSiや高誘電率(high-k)ゲート絶縁膜といったLSIの性能向上技術が入ってくるためである。ここではそれらの技術を「テクノロジ・ブースタ」と呼ぶ。同じ寸法でもテクノロジ・ブースタの種類が違えば,プロセス技術は全く別モノになる。いつ,どのようなテクノロジ・ブースタを導入するかという戦略が,65nmノード(hp90)以降のプロセス・シナリオを決める。このような動きが,2004年12月に開かれた「2004 IEEE International Electron Devices Meeting(2004 IEDM)」に見えた。

チャネル技術●
見えてきた移動度向上シナリオ

高木 信一
東京大学,半導体MIRAIプロジェクト

 今回の「2004 IEEE International Electron Devices Meeting(2004 IEDM)」では,65nmノード(hp90)向けの実用的なチャネル移動度向上技術が数多く提案された。これにより,移動度向上技術の実現性が一気に高まった。加えて,45nmノード(hp65)以降,さらに移動度を上げるためのシナリオが見えてきた。

ゲート・スタック●
メタルとhigh-kの組み合わせを議論

芝原 健太郎
広島大学 ナノデバイス・システム研究センター

 今回の「2004 IEEE International Electron Devices Meeting(2004 IEDM)」では,メタル・ゲートと高誘電率(high-k)ゲート絶縁膜の組み合わせに関する議論が焦点となった。メタル・ゲート関連の発表は2001年ころから増加し始めたが,当初はhigh—kとは別個の議論が多かった。high-k膜は候補材料がHf系にほぼ絞り込まれ,メタルとの組み合わせに関する議論に移行しているが,メタルに関しては材料・手法の候補がまだ乱立している感がある。

不揮発性メモリー●
NANDは8ギガ達成,新方式は課題克服へ

仁田山 晃寛
東芝SoC研究開発センター

 不揮発性メモリーは,フラッシュ・メモリーの大容量化が進むと共に,新型メモリーの課題解決が着々と進んでいる。フラッシュでは,初めて8Gビット品が報告された。新型メモリーでは図26に示すような開発の主要課題に沿って成果が出ている。MRAM(magnetoresistive RAM)では,セル動作の安定化とセル微細化の工夫が提案され,FeRAM(強誘電体メモリー)では1T(トランジスタ)型で技術進展が見られた。PRAM(phase change RAM)では,その完成度の高さが示され,RRAM(resistive RAM)では,実用化に向けて一気に現実味を帯びた技術が報告された。このような動きが「2004 International Electron Devices Meeting(2004 IEDM)」に見えた。

有機半導体●
全工程が印刷で移動度0.17cm2/Vsを達成

染谷 隆夫
東京大学工学系研究科

 印刷プロセスで形成する有機トランジスタや,印刷対応の有機半導体材料が,「2004 International Electron Devices Meeting(2004 IEDM)」で続々と報告された。2003年のIEDMでは,真空プロセスで成膜するp型の有機半導体である「ペンタセン」が主流だった。面積の大きな回路を作る場合,有機半導体は印刷やロール・ツー・ロールを活用すれば,Siに比べて格段に製造コストが抑えられる可能性が高い。このような有機トランジスタの低コスト性を重視した研究トレンドに注目が集まっている。