PR
大橋 直史
半導体先端テクノロジーズ(Selete)

hp65以降で必須とされているポーラス低誘電率(low-k)膜は,通常のプロセスで加工すると膜が変形・変質してしまう。このような問題を解決するために,ポーラスlow—k膜へのダメージを抑制するプロセス技術が欠かせない。前回は低ダメージのCMP(化学的機械研磨)技術を紹介したが,最終回となる今回はレジスト除去やCu埋め込みといったプロセスを採り上げる。レジスト除去では,プラズマ技術を駆使することによって膜の変質を防いだ。Cu埋め込みでは,low-k膜中の空孔(ポア)を密閉する技術によって,メタルの染み込みを防止している。 (本誌)

 ポーラス低誘電率(low-k)膜の実用化に欠かせない低ダメージのレジスト除去プロセスと,空孔(ポア)を密閉するポア・シーリング・プロセスを開発した。さらに,配線抵抗を低減するためにALD(atomic layer deposition)を使ったTaNバリヤー・メタルを導入した。