PR
富士通研究所は,デジタル家電用システムLSIに向けた,パイプライン型A-D変換器の消費電力を低減できる回路アーキテクチャを開発した。従来のアーキテクチャで一般的なサンプル・ホールド回路を採用しないという考え方である。実際にそのアーキテクチャを導入して,分解能が10ビットのA-D変換器を試作したところ,従来の同種のA-D変換器の入力フロントエンド回路に比較して消費電力を3/4にしながら,雑音特性などは従来並みを確保できた。これを使えば,デジタル・テレビ受像機や通信機器などのシステムLSIの消費電力低減に大きく貢献できる。本稿ではその開発者が,今回開発したA-D変換器のアーキテクチャの詳細と,試作したA-D変換器の雑音特性など基本的な特性に ついて解説する。(蓬田宏樹=本誌)

吉岡正人
工藤真大
山崎博
後藤邦彦
渡邊祐
富士通研究所
システムLSI開発研究所