PR
28nm CMOS技術で製造したチップ間通信用IC群
28nm CMOS技術で製造したチップ間通信用IC群
[画像のクリックで拡大表示]

富士通研究所はチップ間のデータ伝送を32Gビット/秒まで高速化すると同時に、低消費電力化する技術を開発した。半導体の微細化だけに頼らず、斬新な回路設計を幾つも導入することで実現した。開発した研究者に、技術の詳細を解説してもらう。(本誌)