PR

 試作品は76G~81GHz帯で使え、現状の76GHz帯ミリ波レーダーに加えて、これから導入が始まる79GHz帯ミリ波レーダーにも対応できる。

 量産の初期段階では現在主流のSiGe(シリコンゲルマニウム)バイポーラトランジスタ技術を使ったミリ波レーダーに比べて、価格は半分程度になりそうだ。現状のミリ波レーダーは安いもので1万円程度とされるので、5000円前後になる。将来、量産規模が増えた上で送受信回路の周辺回路の多くにCMOS技術を導入できれば、車載CMOSカメラに近い価格帯の1000円程度まで見えてくる。

 CMOS技術でミリ波レーダーを作ると、消費電力も半減する。SiGeミリ波レーダーの電源電圧は3~5V。一方、CMOS技術は微細化が進んでいるために回路線幅が狭く、電源電圧は1.2V程度と小さい。電源電圧だけで比べると消費電力は1/3になりそうだが、「電流も1/3とはいかない」(富士通研究所先端ワイヤレス研究部主管研究員の大橋洋二氏)ため、半分程度になる。

 富士通研は今回、CMOSミリ波レーダーの受信チップで、低周波数域の雑音成分を大きく減らすことに成功した。雑音の水準を、現状のSiGeミリ波レーダーと同等以下に抑えた。送信チップについては、これまでの開発で雑音を小さくすることに成功している。過去と今回の成果を合わせることで、CMOSミリ波レーダーの中核部である受信と送信のチップでともにSiGeミリ波レーダーと同等以下の雑音性能を実現するメドが立った。

 実際に富士通研は、65nm線幅の半導体プロセス技術を使い、4チャネルを備えたCMOSミリ波レーダーの受信回路のチップを試作した(図1)。試作チップの単側波帯(SSB)雑音指数を測ったところ、SiGeミリ波レーダーと同程度以下の12dBに抑えられた(図2)。この水準ならば車両だけではなく、ミリ波の反射強度が小さくなる歩行者も認識できそうだ。なおチップの外形寸法は4mm角で、「まだまだ小さくできる見込み」(大橋氏)である。

図1 CMOS技術でミリ波レーダーの送受信チップを実現
富士通研究所の成果。(a)今回開発に成功した受信チップの画像。低周波数域の雑音を抑えた。(b)送信チップはこれまでに開発していた。
[画像のクリックで拡大表示]
図2 雑音指数の測定結果
現在よく使われるSiGe技術の受信チップに比べて、10kHz以下で低くなる。
[画像のクリックで拡大表示]