PR

 ちょうど50年前。1965年4月19日付の米技術誌「Electronics」に、気鋭の電子技術者による1本の論文が掲載された。タイトルは「Cramming More Components onto Integrated Circuits」。和訳すれば「集積回路により多くの部品を詰め込む」だ。著者は当時、半導体集積回路(IC)の商用化に成功したばかりだった米Fairchild Semiconductor社の創業メンバーの一人。後に米Intel社の創業メンバーともなるGordon Moore氏である。

指数関数的な進化を予測

 この論文で同氏は、電子回路では同一面積の素子数を増やすほど素子当たりのコストが減ると指摘。1959~1965年の産業界のトレンドを踏まえ、電子回路の集積度は「今後少なくとも10年間にわたり、1年に2倍の割合で増える」と予測した。1965年時点では50個ほどだった1チップ当たりの素子数が、1975年には6万5000個に達するとの予測だ。「これほど巨大な規模の回路が、1枚のチップに集積されると信じる」との言葉が論文にはある。

 この予測は後に「ムーアの法則(Mooreʼs Law)」と呼ばれるようになり、集積回路の指数関数的な進化の代名詞となった。集積度の増加率は後に「2年で2倍」や「1.5年で2倍(3年で4倍)」に修正されたが、集積回路の指数関数的な進化が止まることはなかった。

 ムーアの法則には、もう一人の立役者がいる。米IBM社の半導体技術者としてDRAMを発明したことで知られるRobert Dennard氏だ。トランジスタの各寸法を比例的に縮小すると動作速度や消費電力が改善するという「スケーリング則」を1974年に発表。微細化による高集積化を推し進める強い動機を与えた。

 素子を微細化して集積度を高めるほど、動作速度は高まり、消費電力とコストは下がる─。ムーアの法則がこれまで、産業界の「魔法の金の杖だった」(野村證券の和田木氏)理由はここにある。トレードオフがどこにも生じないという、恐るべき法則なのだ。

(a)Gordon Moore氏。(b)1965年4月19日付の米技術誌「Electronics」に掲載された論文中の「ムーアの法則」を示す図。1965年までのトレンドに基づき、1975年までに1チップに集積可能となる電子部品の数を予測している。(写真(a)と図(b):Intel社)
[画像のクリックで拡大表示]