PR
(写真:Getty Images)

増大するリーク電流と発熱の問題により、集積回路のスケーリングは難局を迎えている。半導体の電力効率をいかにして高めていくかが、今後の開発で最大の焦点になりそうだ。中でも消費電力を増やさずにデータ転送を高速化する手段が重要になる。その候補として、慶応義塾大学教授の黒田忠広氏は磁界結合を用いたチップ間接続技術を独自に開発。電磁界結合を用いた非接触型コネクターも開発し、極めて電力効率の高いシステムの可能性を示した。今回は、これらの技術を解説する前提として、集積回路技術の「来し方、行く末」を俯瞰し、電力効率を究極的にはどこまで向上できるかを考える。(本誌)

 本稿では、現在の半導体の開発が直面する歴史的な課題は電力効率の向上であり、とりわけデータ転送にともなう電力の低減が重要であることを指摘する。その上で、問題を抜本的に解決し得る磁界結合を用いたチップ間接続技術と電磁界結合を使った非接触コネクター技術を提案する。今回は半導体技術の歴史を振り返り、電力効率の向上が今後の開発の絶対的な目標であり、理論上はどこまで到達し得るのかを考察する。

 産業界でCMOS集積回路が実用化された1980年頃から現在までを俯瞰したとき、1995年ごろまでのおよそ15年間は、デバイスのスケーリングが表面上「非常に順調に進んだ」期間といえる(図1)。1980年当時の米Intel社のマイクロプロセッサー「8086」と1995年当時の「Pentium」を比べると、15年間にトランジスタ数は3万個から300万個を超え、クロック周波数は5MHzから300MHzに高速になり、演算性能は1MIPS以下から数百MIPSに高くなった。およそ2年ごとに指標が2倍になっている。

図1 CMOS集積回路はこれまで3段階で変化
これまでの約35年間、EWSが牽引した高速化の時代からPCの低電力化の時代へ、さらに携帯端末のエネルギー効率化の時代へとスケーリングが進んで来た。
[画像のクリックで拡大表示]

 この指数関数的な成長の原因は、デバイスの微細化にある。8086の配線幅は3μmであり、Pentiumでは0.25μmだった。2年ごとにデバイスの寸法は80%縮小した。リソグラフィー技術やプロセス技術の進展、ウェハーの大口径化、製造技術の改善による歩留まりの向上がこれを実現した。