PR

 「Molecular-Pore-Stacking(MPS)」と呼ぶSiOCHベースのポーラス低誘電率(low-k)膜を使った45nmノード(hp65)向け配線プロセスをNEC,NECエレクトロニクス,半導体MIRAIプロジェクトが共同開発し,「2005 Symposium on VLSI Technology」で発表した(講演番号2-4)。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
【春割実施中】日経電子版セットで2カ月無料


日経クロステックからのお薦め

日経クロステック 春割 日経電子版セット 2カ月無料