PR

 台湾Taiwan Semiconductor Manufacturing Co., Ltd.(TSMC)は,セル面積を0.183μm2とした6トランジスタ型(6T)SRAMセルを試作した。SoCへの混載に向ける。設計ルールは32nm,ゲート長は20nmである。同社が2004年のVLSI Technologyで発表したSRAMは,設計ルール45nmでセル面積は0.296μm2だった(Tech-On!関連記事1)。デバイスの性能を示すCV/I(ゲート遅延)は,N-FETで0.4ps(45nm品より26%減少),PMOSで0.6ps(同35%減少)とそれぞれ改善した。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
【春割実施中】日経電子版セットで2カ月無料


日経クロステックからのお薦め

日経クロステック 春割 日経電子版セット 2カ月無料
IT/電機/自動車/建設/不動産の編集記者を募集します

IT/電機/自動車/建設/不動産の編集記者を募集します

“特等席”から未来づくりの最前線を追う仕事です

あなたの専門知識や経験を生かして、「日経クロステック」の記事や書籍の企画、取材・執筆・編集を担う編集記者(正社員)にトライしませんか。編集の経験は問いません。コミュニケーション能力が高く、企画力や実行力があり、好奇心旺盛な方を求めています。

詳しい情報を見る