PR

 韓国Samsung Electronics Co.,Ltd.は,セル面積を0.028μm2としたスタック型DRAMセルを試作した。同社によれば,DRAMセルの面積としては世界最小という。設計ルールは68nmである。セル面積を従来より小さくきたのは,6F2のセル構造を採用したため。ビット線の間隔は3F,ワード線の間隔は2Fである。同社は2004年のVLSI Technologyで設計ルール70nmのDRAMセルを試作したが,このときのパターンは8F22だった(Tech-On!関連記事1)。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
【春割実施中】日経電子版セットで2カ月無料


日経クロステックからのお薦め

日経クロステック 春割 日経電子版セット 2カ月無料