PR

 米IBM Corp.は,高速処理を行うLSIに向けた65nmルールのSOIプロセスを開発し,「2005 Symposium on VLSI Technology」で発表した(講演番号8A-1)。90nmルールのSOIプロセスで製造した「Cell」と同じく,ひずみSi技術「Dual Stress Liner(DSL)」を用いる。同社はこのプロセス技術を用いて,セル面積0.65μm2のSRAMをL2キャッシュとして76Mビット集積したデュアルコア・チップを試作した。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
【春割実施中】日経電子版セットで2カ月無料


日経クロステックからのお薦め

日経クロステック 春割 日経電子版セット 2カ月無料