PR

SystemCでLSI設計する機会が増えているとは言え,チップ全体をSystemCで設計するケースはあまりない。大抵の場合,過去にHDLで設計したブロックを混載するからである。こうしたチップの検証で欲しくなるのが,RTL(resister transfer level)のHDLコードから,SystemC/C++のモデルを作るEDAツールである。過去にいくつかこのようなEDAツールが市場に登場したが,ぱっとしないものは多くはない。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
【春割実施中】日経電子版セットで2カ月無料


日経クロステックからのお薦め

日経クロステック 春割 日経電子版セット 2カ月無料