ルネサス テクノロジは，65nm世代以降のSoC（system on a chip）混載用途に向け，高密度のメモリ「TTRAM（twin transistor RAM）」を開発した。従来のSoC混載向けDRAMの代替を狙う。TTRAMでは，メモリ・セルをSOI（silicon on insulator）基板上に形成した2個のMOSトランジスタで構成する。従来のDRAMで必要だったキャパシタが不要になるため，65nm世代以降も継続的な高密度化が可能とする。
ルネサスは今回，130nm世代のSOI CMOS技術を使って，メモリ容量が2Mビットのテスト・チップを試作した。連続データ出力時の動作周波数は250MHzと，混載DRAMとほぼ同等である。ランダム・アクセス時の動作周波数は133MHzと速い。動作周波数が250MHzの連続データ出力時における消費電力は148mWと，同一世代のCMOS技術で製造した同社製の混載DRAMと比べ，約43％小さい。室温でのデータ保持時間は約100msを確保したという。
試作チップのメモリ・セル面積は0.33μm2と，同一世代の混載DRAMのメモリ・セル面積0.35μm2より小さい。
TTRAMでは，SOI基板上にシリアル接続した2個のトランジスタをメモリ・セルとして用いる。1個は従来のDRAMキャパシタに相当するストレージ用トランジスタで，もう1個はアクセス・トランジスタである。アクセス・トランジスタの導通状態と，ストレージ・トランジスタの浮遊ボディの電位を制御することで，データの書き込みや読み出しを行う。「0」データを書き込む際には，浮遊ボディ電位を低い状態，アクセス・トランジスタを「オン」にする。「1」データを書き込むためには，浮遊ボディ電位を高い状態，アクセス・トランジスタは「オフ」にする。データの読み出しに際しては，浮遊ボディの電位状態によって，アクセス・トランジスタのオン電流が異なることを利用する。これらの一連のメモリ・セル動作では，DRAMで必要だった昇圧電圧や負電圧などが不要なため，微細化や低電圧化しやすいとする。
