NECエレクトロニクスは，65nm以降のLSIへの適用を狙った，低消費電力化技術「UltimateLowPower」を，先週幕張メッセで開催の「CEATEC JAPAN 2005」で発表した。130nmや90nm LSIで注目された，Si基板へのバイアス印加によるしきい値制御や電源電圧制御による消費電力削減法に加えて，トランジスタのゲートにhigh-k絶縁膜を使ってリーク電流を抑える手法を導入する。さらに前者については自動制御回路を挿入することで，チップ設計者に負担をかけずに低電力化が可能になるという。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録（無料）
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG／SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル＆ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。
