SOI（silicon on insulator）基板を使う混載メモリーを手掛ける米Innovative Silicon Inc.が，2005年11月に日本法人を開設した。同社は，大手に先駆けて2001年にSOI基板を使うメモリー技術を開発し，2005年からメモリーIPの供与を開始したベンチャである。SOIトランジスタのSi薄膜（ボディ部）に電荷が蓄積される基板浮遊効果をデータ記憶に使う「Z-RAM」技術で，混載DRAMやSRAMの市場を狙う。
来日した同社President & CEOのMark-Eric Jones氏，Vice President of Sales のJerry Ardizzone氏，日本法人のイノベイティブ・シリコン・ジャパン代表取締役社長の岡本有司氏の3人に，「Z-RAM」の強みやビジネスの進捗について聞いた。
−−日本法人設立の理由は何か。
日本のLSIメーカーが，今後われわれにとって重要なパートナ企業になる可能性が高いことだ。その理由は二つある。第1に，デジタル家電など，Z-RAMのコスト競争力を市場での強みにできる製品群を数多く持っていること。第2に，日本はファブレスよりも製造ラインを持つIDM（integrated device manufacturer）が多く，CMOS向けのプロセスや設備で製造できるZ-RAMの特徴をアピールできることだ。
−−メモリーIPの検証はどこまで進んでいるのか。Z-RAMを使う量産チップは，いつ頃市場に出るか。
台湾Taiwan Semiconductor Manufacturing Co., Ltd.（TSMC）と米Freescale Semiconductor，Inc．のプロセスでhp90世代を検証済みだ。hp65世代も両社による検証段階にはいっている。目下，多くのLSIメーカーから引き合いを受けており，2006年第1四半期にはいずれかのメーカーとチップ量産に向けたライセンス契約を結びたいと考えている。2007年にZ-RAMを使ったチップの量産化にこぎつけることが，当面の目標になる。
−−混載DRAMやSRAMと比べた場合のZ-RAMの特徴は何か。
最大の特徴はチップ面積を小さくできることだ。セル面積は検証段階で20F2（Fは設計ルール），最小13～15F2にできる。これは，同じメモリー容量の混載DRAMの1/2以下，SRAMの1/5以下である。
−−想定している用途は何か，メモリー容量はどのくらいか。
主な用途として，PCや携帯端末向けのプロセサを想定している。プロセサではいまやキャッシュ向けの混載メモリーがチップ面積の50～60％以上を占めており，Z-RAMの特徴を最も発揮できるからだ。Z-RAMを使い面積の限られたチップに多量のキャッシュ・メモリーを積めば，プロセサを高速化できる。容量は，プロセス検証中のもので1Mビットである。
−−SOI基板を使っているが，コスト高にならないか。
SOI基板の価格は下落傾向にある。hp90世代ではバルクSi基板より約15％高いが，この世代でもチップ面積の削減分で十分に基板コストの増分を吸収できる。hp65以降はバルクSi基板との価格差はますます縮まり，ビット当たりの価格はチップ面積同様に混載DRAMの1/2にできる。標準CMOSプロセスをそのまま適用でき追加マスクは必要ないので，プロセス・コストも低い。
−−動作速度や消費電力はどの程度か。
データの書き込みと読み出しにかかる時間はいずれも数nsだ。動作条件によっては，SRAMよりは劣るが混載DRAMに比べれば高速にできる。現在は部分空乏型（partially depleted）の基板で検証しているが，完全空乏型（fully depleted）を使う世代では，さらに高速化できる。消費電力についても，セル面積が小さく，ビット線やワード線の長さを短くできることからSRAMの1/5程度で済む。
−−ルネサスは，ビット線やワード線の昇圧が不要な2トランジスタ（Tr）/セル型のSOIメモリーを開発している。昇圧が必要な1Tr/セル型のZ-RAMは，消費電力の点で不利ではないのか。
確かに，消費電力の点では1Tr/セル型より有利な方式は考えられる。実際，われわれも過去に2Tr/セル型を試作したことがある。1Tr/セル型を選んだのは，2Tr/セル型で得られる消費電力での利点よりも，1Tr/セル型でのチップ面積での優位性が他の混載メモリー技術との差異化に重要だと考えたからだ。
−−微細化への対応のしやすさはどうか。
Z-RAMは，碁盤目状の直交する配線でセル間を接続する。これほど単純で微細化に向くセル・アレイ構造のメモリーは他にはない。すでにhp32～hp22以降の技術であるFinFETを使ったZ-RAMの検証を始めた。この世代への適用にも問題はない。
