PR
STNoCの構成とISO-OSIとの関係 STのデータ。
STNoCの構成とISO-OSIとの関係 STのデータ。
[画像のクリックで拡大表示]
STが特許を持つ「Spidergon」トポロジ(左)の例。Spidergonでは,各IPコアには左,右,および対角線上の三つの接続がある。このトポロジは低コストで実装できることが特徴だという。例えば左側のトポロジを実装した場合(右),IPコア間の接続線が交差するのは1箇所で済む(右図の右にある)。STのデータ。
STが特許を持つ「Spidergon」トポロジ(左)の例。Spidergonでは,各IPコアには左,右,および対角線上の三つの接続がある。このトポロジは低コストで実装できることが特徴だという。例えば左側のトポロジを実装した場合(右),IPコア間の接続線が交差するのは1箇所で済む(右図の右にある)。STのデータ。
[画像のクリックで拡大表示]

 伊仏合弁STMicroelectronics社は,多数のプロセサ・コアやIPコアを搭載したSoCの開発に備えて,それらを接続するためのオンチップ・ネットワーク技術「STNoC(ST Network on Chip」の概要を発表した(ニュース・リリース同日本語訳)。今回は,STNoCの主要構成要素と,同社が特許を持つというSoC向けネットワーク・トポロジを明らかにしている。

 開発負荷の軽減や消費電力の低減などを狙い,1チップ上に複数のプロセサ・コアを集積する「マルチコア」化が進んでいる。1チップ上に集積するプロセサ・コアやIPコアは今後も増え続け,それらが100個を超えるようになるのは時間の問題と言われている。そして,そのような多数のコアを搭載する時代には,チップ上にそれらをつなぐためのオンチップ・ネットワークが出現することになる。

 これまでオンチップ・ネットワークは基本的にR&Dのテーマだった。今回のSTの発表でも,製品への適用時期やインプリメントの詳細は明らかにされていない。しかし,半導体メーカーがそうした時代に備えて基本方針を発表したことは,注目に値する。今後,他の半導体メーカーなどからも,オンチップ・ネットワークについて発表が出てくるものと期待される。

三つの要素からなる

 STNoCでは,ISO-OSIのような階層をもったプロトコルのネットワークを構成する(STのホワイト・ペーパー)。その構成要素は三つある。(1)ネットワーク・インタフェース(NI),(2)ルーター,(3)フィジカル・リンクである。階層を持つことで,下の層の詳細情報を上の層に隠蔽できる。例えばフィジカル・リンクのインプリメンテーション(同期/非同期,シリアル/パラレルなど)が変わっても,パケットのトランスポート層やトランザクション層には影響が及ばない。また,NIを設けることで,IPコアの処理本体と転送(通信)を分離することが可能になる。

 ルーターは後述するST独自のトポロジを前提に,ネットワーク層とデータ・リンク層のインプリメンテーションを担う。STNoCでは,パケットをより小さな単位であるフリットに分割する「ワーム・ルーティング」を行う。

 ST独自のネットワーク・トポロジは「Spidergon」と呼ばれる。このトポロジでは,各IPコアをリング状に接続し,さらにリングの対角にあるIPとの接続を設ける。すなわち,各IPコアは三つの接続を持つことになる。IPコア当たりの接続数は少ないが,STによればSoCに最適なネットワークだという。SoC上のIPコア数が多いため,IPコア当たりの接続数が多いと,チップ面積の増大などのペナルティが一気に顕在化するという。


【訂正】
この記事の掲載当初,下の方の図の説明文に誤りがありました。現在は訂正後の状態になっております。当初の記事に誤りがありましたことをお詫び致します。