PR
試作したUWB用トランシーバICのチップ写真
試作したUWB用トランシーバICのチップ写真
[画像のクリックで拡大表示]
3.1GHz〜9.5GHzと広い周波数範囲に適用できる周波数シンセサイザの構成。(i)の可変アンプと(ii)の可変フィルタを適用してロール・オフ特性の向上や高調波歪みの低減を図った。
3.1GHz〜9.5GHzと広い周波数範囲に適用できる周波数シンセサイザの構成。(i)の可変アンプと(ii)の可変フィルタを適用してロール・オフ特性の向上や高調波歪みの低減を図った。
[画像のクリックで拡大表示]
アナログ・バスと呼ぶ電源線を利用して,フィルタ回路やミキサ回路のばらつきを補償するバイアス電圧を印加する。
アナログ・バスと呼ぶ電源線を利用して,フィルタ回路やミキサ回路のばらつきを補償するバイアス電圧を印加する。
[画像のクリックで拡大表示]
試作チップの特性の概要である。
試作チップの特性の概要である。
[画像のクリックで拡大表示]
試作チップの特性の概要である。
試作チップの特性の概要である。
[画像のクリックで拡大表示]

 NECは,3.1GHz~9.5GHzと広い範囲の周波数を通信に利用できるUWB用RFトランシーバICを開発,その技術の詳細を「ISSCC 2006」で発表した[講演番号 6.4]。90nmルールのCMOS技術で試作した。「90nmルールのCMOS技術で広帯域を実現するのは,かなり挑戦的な目標だった。今回発表した,いずれの技術が欠けても実現は難しかった」(NEC システムデバイス研究所 主任研究員の田中昭生氏)。

 CMOS技術によるUWB用RFトランシーバICは,前回や今回のISSCCで他にも報告されている。ただし通信に使う周波数範囲は,3GHz帯~5GHz帯の2GHz幅にとどまっていたり,設計ルールは130nmや180nmであった。広い周波数範囲に対応したことで,電波干渉の影響を受けにくくなる。設計ルールを90nmとしたことで,チップ面積の削減や,先端のデジタル回路を集積しやすくなるとする。

 講演ではまず,広範囲の周波数に対応する工夫について語った。大きな改良点が,3.1GHz~9.5GHzの約7GHz幅にわたって使える,周波数シンセサイザと低雑音アンプ(LNA)の実現にあるという。例えば周波数シンセサイザについては,内部に可変アンプを用意してロール・オフ特性を向上したほか,可変フィルタを挿入して高調波歪みの影響を適応的に取り除く仕組みを盛り込んだ。

 90nmルールのCMOS技術で設計するに当たり,+1.1Vと低電圧で動作しながら高調波雑音の発生が少ないアンプを開発,これをフィルタ回路に適用した。製造ばらつきの影響も顕在化するため,素子間ばらつきを低電力で補償する仕組みも導入した。ばらつきを補償する既存の手法は複数のD-A変換器を組み込む必要があり,消費電力やチップ面積の増大を引き起こしていた。今回の補償技術は,チップに1個だけ用意した電圧調整回路の出力を,アナログ・バスと呼ぶ電源線を利用して各回路にバイアス電圧として印加するというもの。既存の手法に比べて低消費電力で,チップ面積の増大は少なくてすむ。

 試作チップの通信方式は,WiMediaが推進するマルチバンドOFDM方式に準拠する。通信速度は480Mビット/秒である。本技術の実用化時期は,2年~3年後になる見通しという( NECの発表資料)。