PR
今回開発した回路技術
今回開発した回路技術
[画像のクリックで拡大表示]

 東芝は,読み出し・書き込み時のデータ転送速度が200Mバイト/秒の64Mビット強誘電体メモリ(FeRAM)を開発した。2006年2月6日から米国サンフランシスコで開催中の「ISSCC 2006」で発表した。200Mバイト/秒の実現に向けて,高速データ転送方式のバースト・モードを導入した。動作時のサイクル時間は60nsである。

 東芝は,今回構築した技術を基に,今後,高性能な携帯機器やコンピュータ向けなど,幅広い分野での実用化に向けて,FeRAMの研究開発を継続する考えである。

 今回は,130nm世代のCMOS技術で製造することなどで,高集積化を達成している点が特徴である。実際,メモリ・セル面積は0.71911μm2と,東芝らがISSCC 2006で発表した,転送速度が200Mバイト/秒の16MビットMRAMの1.872μm2Tech-On!関連記事)の約38%である。

 こうした高集積化を実現するために,130nm世代の半導体技術の活用に加えて,メモリ・セル面積の削減に有効なチェーン構造や,信頼性向上を狙った新たな回路技術などを導入した。具体的には,大きく2種類の回路技術を開発した。

 第1に,読み出し時に雑音の影響が少なく,かつ回路面積を縮小できるように配線の構成を工夫した。これまでのFeRAMには,製造技術の微細化に伴い,メモリ・セルの制御電圧が小さくなる結果,雑音の影響を受けやすくなるのと同時に,配線同士の間隔が狭くなる結果,隣接する配線からの干渉雑音が増大するという問題があった。そこで今回,隣接する2本の配線を切り替えながら交互に動作させる配線構成を採用した。配線列が常に1本置きに動作するため,間に挟んだ固定配線が配線間の干渉雑音に対する壁となる効果が期待でき,安定動作が可能になったという。

 第2に,誤り訂正用に高速なECC(error checking and correcting)回路を搭載した。この際,書き込み動作と誤り訂正を並列化する制御方法を導入した。こうした結果,通常であれば誤り訂正動作の追加により全体の書き込み時間が約30%増大するところを,約15%の増大に抑えた。

 東芝はISSCC 2006で,データ転送速度がいずれも200Mバイト/秒の64MビットFeRAMと16MビットMRAMを披露した。両者を比べると,集積度の観点では前述したようにFeRAMに軍配が上がる。その一方,低電圧化ではMRAMが有利である。16MビットMRAMの電源電圧は+1.8Vであるのに対し,64MビットFeRAMの電源電圧は+3.3Vまたは+2.5Vである。また,メモリ容量こそ異なるもの,今回試作した64MビットFeRAMのサイクル時間は60nsと,16MビットMRAM(34ns)の約1.8倍と長い。