PR

 米Lattice Semiconductor Corp.は,300mmウエハーと90nmの設計ルールを採用したFPGAを2種類発表した。論理回路として約1万5000個~11万5000個のLUT(look up table)を内蔵する上位品種「Lattice SC」(ニュース・リリース1)と,LUT1000個当たり0.5米ドル以下の低価格を売りにした「Lattice ECP2」(ニュース・リリース2)の2種類である。

 上位品種のLattice SCは通信市場に向ける。Lattice SCのうち,「Lattice SC-M」シリーズには「MACO」(メイコー)と呼ぶストラクチャードASICブロックを組み込んだ(図1)。ソフトウエアのIPコアを用いる場合に比べて,回路規模を小さく押さえることができる。MACOではDDR2のメモリ・コントローラなどの機能をそろえる。Lattice SCに共通する,他の主な特徴は2つある。最大データ伝送速度が3.4Gビット/秒のSerDes(シリアライザ/デシリアライザ)回路が4個~32個と多いこと。また,1個のFPGAにPLLを8個,DLLを12個搭載しており,どちらを使いたい場合にも対応できるようにした。

 低価格品のLattice ECP2は設計ルールを130nmから90nmに移行するなどして価格を従来品に比べて50%低減したという。機能は従来品に比べて拡張した。例えば,コンフィグレーション・データを使用環境下で書き換えられる。具体的には,コンフィグレーション用のSPI PROMに2種類以上のデータを格納し,コンフィグレーションの制御回路によりいずれかのデータをロードする「二重化ブート・サポート」機能を加えた。一方のデータが壊れても,もう一方のデータによってコンフィグレーションしなおすことができるので,コンフィグレーション・データの書き換え中に何らかの不具合が起きてデータが壊れても復旧できる。コンフィグレーション時の入出力の状態は指定できるので,システムが動作しているときにもFPGAを再構成することができる。DSPの代わりに使うことを想定しており,18ビットの乗算器を集積する回路規模に応じて12個~88個搭載できる。

 2万5400個のLUTを備えた「LatticeSC25」の2007年時点の単価は,2万5000個購入した場合に49米ドルである。回路規模が同じでMACOを搭載する「Lattice SC25-M」は同59米ドルである。4万8000個のLUTを備えた「Lattice ECP2-50」の2007年時点での単価は,10万個購入した場合に23.95米ドルである。Lattice SC25とLattice ECP2-50のサンプル出荷開始は2006年の第1四半期,量産出荷は2006年の第2四半期を予定している。他の品種は2006年内の量産出荷を予定する。

図1 ストラクチャードASICブロック「MACO」の一例
図1 ストラクチャードASICブロック「MACO」の一例
[画像のクリックで拡大表示]