PR
4/1朝まで
どなたでも有料記事が読み放題「無料開放デー」開催中!
成果を発表するSamsungのKi-Tae Park氏。
成果を発表するSamsungのKi-Tae Park氏。
[画像のクリックで拡大表示]
SLCに比べてチップ面積を20%削減でき,4値のMLCに比べてデータ書き込み速度を3倍に高速化できる。Smasungのデータ。
SLCに比べてチップ面積を20%削減でき,4値のMLCに比べてデータ書き込み速度を3倍に高速化できる。Smasungのデータ。
[画像のクリックで拡大表示]
しきい電圧のマージンも広がる。Smasungのデータ。
しきい電圧のマージンも広がる。Smasungのデータ。
[画像のクリックで拡大表示]

 「4値のMLC(multi level cell)が微細化で行き詰まったときの選択肢になりそうだ」――。フラッシュ技術者がそう評価する3値のMLCを,韓国Samsung Electronics Co., Ltd.が開発した。2値のSLC(single level cell)に比べるとチップ面積を20%削減でき,4値のMLCに比べるとデータ書き込み速度を3倍に高速化できる。「21th Nonvolatile Semiconductor Memory Workshop (NVSMW 2006)」2日目の“Floating Gate Memories”のセッションで発表した。

 4Gビット品で比較した場合,四つの電圧レベルを使い2ビット/セルとするMLCは,二つの電圧レベルを使うSLCに比べて,チップ面積を約40%削減できるが,データ書き込み速度は約85%低減する。SLCに比べるとしきい電圧のマージンを確保しにくく,動作信頼性が低下しやすい問題もある。今回Samsungが試作した3値のMLCは,チップ面積を低減できるMLCの利点を維持しつつ,MLCの課題である動作速度や動作信頼性の向上を図ったものといえる。

63nm世代の4Gビット品を試作,セル面積は3.45F2

 同社が試作したのは63nm世代の4Gビット品。チップ面積は103mm2と同容量のSLC(128mm2)と比較して約20%小さい。ただし,4値のMLC(79mm2)に比べると約30%大きい。セル面積はSLCの0.0197μm2(4.8F2相当),4値のMLCの0.00985μm2(2.4F2相当)に対し,0.014μm2(3.45F2相当)である。データ書き込み速度は12.8Mバイト/秒と同容量のMLC(4.3Mバイト/秒)と比較して約3倍速い。ただし,SLC(28.8Mバイト/秒)に比べると55%遅くなる。

 3値のMLCは,三つの電圧レベルを備えるセル2個を組み合わせて1.5ビット/セルを実現する。ワード線を共通化した二つのセルに,続けて3回アドレスし,3ビット(/2セル)に必要な23個の書き込み状態を形成する。三つのしきい電圧の間隔は,4値のMLCの約2倍の1Vと大きくすることが可能である。

データ・コード変換回路や特殊構成のECCは不要

 3値のMLCの試作例はこれまでにもあったが,データ・コード変換回路や,特殊な構成のECC(error correct circuit)が必要でチップ面積が大きくなりやすかった。今回のチップではいずれも不要となるため,4値のMLCに比べてチップ面積を削減できる。書き込み速度を高められるのは,二つのセルを同じ電圧で同時に書き込めるためである。

 今回の同社の発表に関しては,冒頭のような肯定的な評価がある一方で,「電圧レベルの数を奇数にすると,周辺回路の構成が複雑化しやすい」(発表を聴いた大手フラッシュ・メーカーの技術者)との否定的な見方もある。SLCや4値のMLCの置き換えについては,両者の低コストの量産技術が確立している現状では難しいとの見方が大半だ。