PR

 NECとNECエレクトロニクスは,分解能が1psと小さいオンチップ・ジッタ測定用のマクロ回路を開発,先週開催の「ISSCC(International Solid-State Circuits Conference)2006」で発表した。同マクロを6層金属配線の90nmのASPLA CMOSプロセスで試作したところ,コアの面積は712μm×340μmと小さかった。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
日経電子版セット今なら2カ月無料